向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

铁电随机存储器F-RAM在动力电池管理上的应用

时间:2019-03-25 作者:Cypress Semiconductor 阅读:
随着电动汽车技术的发展,以及政府的政策鼓励与扶持,电动汽车(混动+纯电动)以每年超过50%的速度高速增长,电池以及电池管理系统作为电动汽车的核心组件,其市场需求也获得相应的快速增长。本文将就电池管理系统对存储器的需求进行分析

随着电动汽车技术的发展,以及政府的政策鼓励与扶持,电动汽车(混动+纯电动)以每年超过50%的速度高速增长,电池以及电池管理系统作为电动汽车的核心组件,其市场需求也获得相应的快速增长。本文将就电池管理系统对存储器的需求进行分析。ex5EETC-电子工程专辑

电池管理系统(Battery Management System, 即BMS)主要实现三大核心功能:电池充放电状态的预测和计算(即SOC)、单体电池的均衡管理,以及电池健康状态日志记录与诊断。功能框图如下:ex5EETC-电子工程专辑

ex5EETC-电子工程专辑

ex5EETC-电子工程专辑
在整个电池管理系统中,电池荷电状态的预测和计算(即SOC)是其最重要的功能,因为有了精确的电池充电/放电状态的预测/计算,才能进行有效均衡管理。所以,SOC精准度的要求是越高越好。ex5EETC-电子工程专辑

为了提高SOC的精准度,除了要采集电池的电压、电流参数,还需要提供诸如阻抗、温度、环境温度、充放电时间等多种参数。电池固有参数会通过数学建模的方式,建立软件模型,而动态参数则通过数据采集卡实时的采集数据,并实时地把数据传输至MCU单元存储,然后MCU对提取的数据进行算法计算,从而得出精确的电池荷电状态。ex5EETC-电子工程专辑

因此,SOC功能会将不同电池的模型存入存储器,该存储器需具有低功耗、快速读写、接口简单以及数据保持时间达到20年的要求;SOC功能需要采集卡不停地实时将采集的电池电压/电流数据存入存储器,假如一个MCU单元,对接10路单体电池的采集数据,采集数据卡一般会采用1MB的isoSPI总线进行通信,即对于MCU单元的存储器,接口速率要求高且几乎每秒中都要进行一次数据写操作;而电池的寿命要求至少是10年,假如一台车运行时间是8小时,那么MCU单元的存储器的数据写操作在电池包生命周期内的写次数为1亿5百万次。ex5EETC-电子工程专辑

综上分析可见,BMS里面的SOC功能非常关键,所以其对存储器的性能与可靠性也是非常高:必须是非易失性的存储器,擦写次数至少要超过1.1亿次,接口速率大于8MHz,低功耗且数据能够可靠保存20年的时间,需要符合AECQ-100,未来需要通过功能安全认证,至少具有ASILB等级。ex5EETC-电子工程专辑

目前主流的非易失性的存储器有EEPROM、 Flash 以及F-RAM。EEPROM 的接口有SPI接口,速率可以做到10Mhz,但是每次写都有一个5ms写等待时间,擦写次数是1百万次,功耗中等,有车规级器件,但是目前未做功能安全认证,数据保持能力也可以做到20年。ex5EETC-电子工程专辑

Flash的读写速度较慢,每次写操作都必须进行擦写,因此完成一次写操作至少需要几百毫秒的时间,擦写次数也只能支持10万次,远远低于1.1亿次的要求,数据保持能力在10年到20年之间。ex5EETC-电子工程专辑

F-RAM 是通过铁电这种特殊材料作为存储介质,其具有高可靠性,数据保持时间为100年,完全随机不需要写等待的高读写效率,SPI接口速率最高可以支持到50Mhz或108MHz QSPI,并且具有非常低的功耗;由于其特殊的铁电材质,所以该类型存储器的擦写次数可以高达100亿次。如下图所示:ex5EETC-电子工程专辑

201903251723suijicunchu2.pngex5EETC-电子工程专辑

如上图所示,F-RAM作为一款独特的非易失性存储器,无论在写入速度、耐久性还是在功耗与可靠性方面,都是目前实现高可靠性BMS系统的最佳存储器选择。ex5EETC-电子工程专辑

美国赛普拉斯半导体公司(Cypress Semiconductor Inc.)作为全球领先的F-RAM核心供应商,提供非常齐全的铁电随机存储器F-RAM产品,容量由4Kb到8Mb,接口为I2C/SPI 接口,具有几乎无限次的读写次数(100亿次读写周期),QSPI接口速率高达108Mhz,不需要写等待时间,工作电流低至0.6mA,是能够承受125度高温的汽车级芯片解决方案,并且符合ASIL-B。ex5EETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • JEDEC软复位——嵌入式开发人员的福音 串行外设接口(SPI)广泛应用于将外设和存储器连接到嵌入式系统中的微控制器或处理器中。为使主机处理器能够更容易地重置SPI存储器,行业标准组织JEDEC定义了一种串行复位协议,替代了使用专用复位引脚来进行复位。本文介绍了该复位协议及其用法,特别参考了扩展SPI(xSPI)和串行非易失性存储器的执行代码。
  • 干货:华为“鸿蒙”所涉及的微内核究竟是什么? 关于微内核的定义,这里有一份简单的描述:内核运行在内核态,只包含基本的多任务调度功能;其他系统服务都运行在用户态,包括文件系统,网络协议栈,甚至内存管理,驱动都是一个个独立的用户态进程,并相互做内存隔离。应用需要使用系统服务时,都通过IPC发送消息来使用其他用户态服务。
  • 电动汽车中的SiC开关将会主导动力传动系统吗? 宽带隙(WBG)半导体正被应用于包括电动汽车在内的各类功率转换器中。其承诺的更高效率和更快转换速率将节省成本、尺寸和能源,它通常被运用在充电器和辅助转换器中,但尚未在牵引逆变器中大量取代IGBT。本文将介绍最新一代SiC FET,因其提供低于IGBT的损耗以及在高温和多重应力下被证实的短路鲁棒性,而成为新型逆变器设计的绝佳选择。
  • 如何让MCU进入睡眠状态节省能耗? 我们探讨过在每种Arm Cortex-M处理器上可以找到的低功耗模式的基本原理,以及如何使用WFI和WFE指令让处理器进入睡眠模式。实际上我们真正要了解的是,低功耗模式如何在真正的微控制器上实现?这些模式是如何影响嵌入式系统的?在这篇文章中,我们将更详细探讨如何让微控制器进入睡眠状态并看看到底能够节省多少能耗。
  • 硬件安全在实现工业4.0愿望中的作用 涉及工厂数字化的工业4.0对工业市场领域的组织领导者来说有着不同的意义,随着工厂设备变得智能化和互联,数字化影响可能对网络安全产生广泛的影响。工厂的数字化正在改变价值链的各个方面,并直接影响企业的顶线和底线。
  • 112Gbps LR SerDes PHY采用CTLE和时间交错闪存ADC以降 目前最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数,从而通过减少比较器的数量和最小化DSP中的位数来为整个系统提供最小的芯片面积和功耗开销。在这项设计工程中,CTLE的价值在于降低了所需的ADC分辨率。在CTLE电路和闪存ADC尺寸与数量之间寻找平衡点,对最小化ADC位数以实现最小系统面积和功耗开销起着关键作用。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告