广告

台积电5纳米工艺进入试产,将推完整设计架构

时间:2019-04-04 作者:Technews 阅读:
台积电 3日宣布,在开放创新平台 (Open Innovation Platform,OIP) 之下推出 5 纳米设计架构的完整版本,协助客户实现支持下一世代先进移动及高效能运算应用产品的 5 纳米系统单芯片设计,目标锁定具有高成长性的 5G 与人工智能市场。
EETC https://www.eet-china.com

台积电 3日宣布,在开放创新平台 (Open Innovation Platform,OIP) 之下推出 5 纳米设计架构的完整版本,协助客户实现支持下一世代先进移动及高效能运算应用产品的 5 纳米系统单芯片设计,目标锁定具有高成长性的 5G 与人工智能市场。iwsEETC-电子工程专辑

台积电表示,电子设计自动化及知识产权领导厂商与台积电已透过多种芯片测试载具合作开发并完成整体设计架构的验证, 包括技术档案、工艺设计套件、工具、参考流程、以及知识产权。iwsEETC-电子工程专辑

台积电指出,目前 5 纳米工艺已进入试产阶段,能够提供芯片设计业者全新等级的效能及功耗最佳化解决方案,支持下一世代的高端移动及高效能运算应用产品。相较于台积公司 7 纳米工艺,5 纳米创新的微缩功能在 ARM Cortex-A72 的核心上能够提供 1.8 倍的逻辑密度,速度增快 15%,在此工艺架构之下也产生出优异的 SRAM 及模拟面积缩减。iwsEETC-电子工程专辑
iwsEETC-电子工程专辑
而且,5 纳米工艺享有极紫外光微影技术所提供的工艺简化效益,同时也在良率学习上展现了卓越的进展,相较于台积电公司前几代工艺,在相同对应的阶段,达到了最佳的技术成熟度。iwsEETC-电子工程专辑

台积电进一步指出,完备的5纳米设计架构包括5纳米设计规则手册、SPICE 模型、工艺设计套件、 以及通过硅晶验证的基础与接口硅智财,并且全面支持通过验证的电子设计自动化工具及 设计流程。在业界最大设计生态系统资源的支持之下,台积电与客户之间已经展开密集 的设计合作,为产品设计定案、试产活动与初期送样打下良好基础。iwsEETC-电子工程专辑

当前最新的 5 纳米工艺设计套件目前已可取得用来支持生产设计,包括电路组件符号、参数化 组件、电路网表生成及设计工具技术档案,能够协助启动整个设计流程,从客制化设计、 电路仿真、实体实作、虚拟填充、电阻电容撷取到实体验证及签核。iwsEETC-电子工程专辑
iwsEETC-电子工程专辑
台积电与设计生态系统伙伴合作,包括益华国际计算机科技 (Cadence)、新思科技 (Synopsys)、Mentor Graphics、以及 ANSYS,透过台积电开放创新平台电子设计自动化验证项目来进行全线电子设计自动化工具的验证,此验证项目的核心涵盖硅晶为主的电子设计自动化工具范畴,包括仿真、实体实作 (客制化设计、自动布局与绕线) 、时序签核 (静态时序分析、晶体管级静态时序分析) 、电子迁移及压降分析 (闸级与晶体管级) 、 实体验证 (设计规范验证、电路布局验证) 、以及电阻电容撷取。iwsEETC-电子工程专辑

而透过此验证项目,台积电与电子设计自动化伙伴能够实现设计工具来支持台积电 5 纳米设计法则,确保必定准确性,改善绕线能力,以达到功耗、效能、面积的优化,协助客户充分利用台积电公司5纳米工艺技术的优势。iwsEETC-电子工程专辑

EETC https://www.eet-china.com
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
广告
相关新闻
广告
广告
广告
广告