向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

崎岖的芯片发展之路,黑暗但可见曙光

时间:2019-04-08 作者:Rick Merritt 阅读:
在今年年度光刻会议的一个晚间小组讨论会上,工程师们对半导体的前景表达出了希望和恐惧,半导体工艺可能会延续十年到1纳米节点,或者由于缺乏新的光刻胶化学材料而在3纳米节点停滞不前。这次会议旨在对摩尔定律将死的长期预测作出轻松发言,但不乏令人不安的不确定因素,这是下一代芯片发展面临的许多挑战的自然结果。芯片发展路线图一直是工程师在黑暗中寻求解决方案的途径。

光刻胶承受着更加精细要求的压力

在今年年度光刻会议的一个晚间小组讨论会上,工程师们对半导体的前景表达出了希望和恐惧,半导体工艺可能会延续十年到1纳米节点,或者由于缺乏新的光刻胶化学材料而在3纳米节点停滞不前。6rOEETC-电子工程专辑

这个小组讨论会旨在对摩尔定律将死的长期预测作出轻松发言,但也显示出了令人不安的不确定因素,这是下一代芯片发展面临的许多挑战的自然结果。6rOEETC-电子工程专辑

三星已经开始使用极紫外光刻技术生产7纳米器件,台积电预计到6月份也将使用EUV增加7+-nm节点。ASML希望今年通过升级其EUV系统(3400C)来服务三星和台积电两家客户,达到170个晶圆/小时的吞吐量和90 %以上的可用性。6rOEETC-电子工程专辑

接下来的一个重大挑战是为3纳米节点研制出更灵敏的光刻胶材料。现今的化学放大光刻胶(CAR)“对于当前和下一代节点来说都是可以的,但我们想要适合新平台的材料,”ASML副总裁Tony Yen说道。6rOEETC-电子工程专辑

Yen指出,CAR的历史可追溯到20世纪80年代的248纳米光刻时代。“现在是时候将重点放在分子光刻胶等新平台了,”Yen表示。6rOEETC-电子工程专辑

他补充说,由于这一关键化学材料的市场价值每年还不到10亿美元,“需要改变模式”。“开发可以非竞争性方式进行,然后授权给商业光刻胶供应商。”6rOEETC-电子工程专辑

光刻胶制造商FujiFilm的Ryan Callahan不同意这一观点。“为了确保业务的安全,这块业务的竞争非常激烈,因为谁第一个开发出来,谁就会成功,而其他人就没有机会了... 但这一市场变得越来越小,因为有些晶圆厂(例如GlobalFoundries)放弃了EUV,光刻胶供应商不会联合起来共同开发新材料的,“ 他说道。6rOEETC-电子工程专辑

6rOEETC-电子工程专辑

 6rOEETC-电子工程专辑

6rOEETC-电子工程专辑

ASML计划今年升级其现有的EUV系统。(来源:ASML)6rOEETC-电子工程专辑

EUV 0.33 platform will be extended to provide state of the art overlay and node to node productivity improvemnets:EUV 0.33平台将进行扩展,以提供先进技术发展水平覆盖和节点到节点的生产力改进。6rOEETC-电子工程专辑

为了快速启动下一代EUV系统的光刻胶研究,imec和激光专家KMLabs宣布组建一个称为AttoLab的实验室,将尝试研究光刻胶如何在皮秒(pico-second)和阿秒(attosecond)单位的时间内吸收和电离光子。6rOEETC-电子工程专辑

“我们将学习了解辐射化学的精细细节,与供应商合作寻找新的材料,将我们的工艺提升到一个新的水平......我们也将研究量子现象......这是纯科学,但新技术可能就来自这类研究,”imec的首席科学家John Petersen说道。他与人共同撰写了描述新实验室研究的论文。6rOEETC-电子工程专辑

光刻胶是减少随机性误差的一种方法(stochastic),这虽是一个老问题,但随着工程技术向5纳米节点推进,这一问题又重新抬头。Yen有信心ASML可以解决这一影响良率的缺陷。6rOEETC-电子工程专辑

“随机性误差现在比193纳米光刻更严重,但可以通过更高的[光]剂量来抵消,”Yen说。“我们规划到500-W系统,功率会更高,而高NA系统将可提供更好的成像质量,因此我们已准备好应对随机误差问题。”6rOEETC-电子工程专辑

imec的计量专家Phillipe Leray对此不太乐观。“我们必须在较短时间来解决这一缺陷挑战,”他说。 “时间不多了,但我还看不到任何解决方案。”6rOEETC-电子工程专辑

拨开所有障碍来扩展

Arm的研究员Rob Aitken表示,设计人员正在想法弥补逻辑芯片中十亿分之一物理触点缺陷的可能性。 “已经有几种候选方案可以解决这个问题,”他说道。6rOEETC-电子工程专辑

由于芯片堆栈的成功,Aitken是这一研讨小组中几位呼吁更多地关注3D结构的成员之一。该技术需要一种“新的微结构,因为3D设计的复杂性是巨大的,除了声明功耗和时钟很难外,没有人做过更深入的研究,”他说。6rOEETC-电子工程专辑

另外,他表示设计人员已经准备好从12轨和9轨标准单元转换为仅使用4轨的标准单元,以此实现扩展。“几年前这是不可能的,但现在可以了,”他补充道。6rOEETC-电子工程专辑

实际上,挑战非常严峻,工程师正在芯片技术的各个领域扩大他们所考虑的解决方案的范围。“我们正在研究先进模式下的方方面面,”咨询顾问Erik Hosler说,并指出EUV就来自光刻会议的高级模式部分,他现在帮助监督。6rOEETC-电子工程专辑

“去年,我们将MEMS和MOEMS纳入其中,我们将继续扩大规模,使其成为一个研究焦点......很多有意义的事情正在发生,相信会出现一些重大突破,” Hosler说道。他原是GlobalFoundries的EUV专家。6rOEETC-电子工程专辑

EETC_1904_DT_S1_F2.png6rOEETC-电子工程专辑
工程师们已经在为EUV提供更好的功能方面取得了重大进展。 (来源:ASML)6rOEETC-电子工程专辑

芯片发展路线图一直是工程师在黑暗中寻求解决方案的途径。例如,今天的测试系统不能达到准确性要求,因此他们就专注于一致性研究,imec的Leray说。6rOEETC-电子工程专辑

“鉴于直接检查的困难程度,计量是我最大的恐惧...... [但]有很多波长我们还没有探索过,”他说。6rOEETC-电子工程专辑

所有讨论小组成员一致认为,考虑到成本和有限的回报,转向450毫米晶圆和9英寸光罩是少数几个不值得钻研的领域之一。 “我们在几年前做了450毫米的巨大努力,但这需要一个完整的生态系统,不然我们很难推动多大的变化,”Lam Research的技术经理Rich Wise说。6rOEETC-电子工程专辑

最后,研讨会的两位主持人坦诚了乐观的立场。6rOEETC-电子工程专辑

“我们正在取得进展,但我们可以预测,在尺寸小于硅原子直径的地方,光刻驱动的扩展将会结束,”在AMD和GlobalFoundries拥有30多年光刻经验的Harry Levinson说道。6rOEETC-电子工程专辑

“限制确实存在,但突破它们的最佳方法是改变思维范式,”资深顾问和光刻技术作家Chris Mack说道。 “砖墙通常在我们自己的脑海中,通过创新可以移动它,然后我们就可以继续推动前进了。”6rOEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Rick Merritt
EE Times硅谷采访中心主任。Rick的工作地点位于圣何塞,他为EE Times撰写有关电子行业和工程专业的新闻和分析。 他关注Android,物联网,无线/网络和医疗设计行业。 他于1992年加入EE Times,担任香港记者,并担任EE Times和OEM Magazine的主编。
您可能感兴趣的文章
  • iFixit再次拆解三星可折叠手机Galaxy Fold,屏幕和铰链 此前三星在召回首款可折叠手机Galaxy Fold的时候,曾要求知名拆解机构iFixit取消其负面评论。iFixit当时在文章中表示:Galaxy Fold可折叠手机无法防止灰尘损坏屏幕。现在,经过一些修改,Galaxy Fold再次向市场推出。iFixit近日又对新Galaxy Fold进行了拆解。
  • 三星开发出12层3D-TSV封装,24GB HBM即将量产 10月7日,三星电子宣布已率先在业内开发出12层3D-TSV(Through-Silicon Via,硅穿孔)技术。该技术在保持芯片尺寸的同时增加了内存容量,不久后将量产24GB的高带宽内存(HBM)。
  • 存储业垄断格局将会发生怎样的变数? 全球存储器垄断格局已经持续近20年,按2018年12月数据,韩国三星,海力士总计获得DRAM的73%及NAND闪存52%的市场份额,但是未来这样的垄断格局迟早可能会发生改变,因为这是全球市场化的基本规则。
  • 100GHz无线收发器将芯片带向6G领域 NCIC实验室团队打造了一种无线收发器芯片,能够传输超过100 GHz的信号,而且比现有系统能耗低,其成本也低。该收发器的传输频率远远高于任何与5G蜂窝通信有关的频率,所以研究人员将该器件描述为“超越5G”。“超越5G”的是创造一条技术途径,使无线系统能够与光纤相抗衡。
  • Achronix加入台积电半导体知识产权(IP)联盟计划 基于现场可编程门阵列(FPGA)的硬件加速器件和高性能嵌入式FPGA(eFPGA)半导体知识产权(IP)企业Achronix半导体公司(Achronix Semiconductor Corporation)宣布已加入台积电IP联盟计划,该计划是台积电开放创新平台(OIP)的关键组成部分。
  • 芯片设计需善用IP资源:省人力、免验证、高规格、快流程 半导体设计及验证一般要一年以上,投片成本极高,不容闪失。设计专业需长期累积,若能善用已经投片验证的IP进行迭代设计,可大幅节省人力、降低风险、提高质量,并可加快研发流程,进而抢占市场先机,提高公司竞争力和盈利能力。然而若内部没有足够的IP,就需要向外寻求资源,首先要看的就是IP供应商的“专家技术支持”和“最新工艺技术支持”能力,以及IP成功案例。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告