向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

高速切换功率晶体管的电磁干扰系统解决方案

时间:2019-04-19 作者:张家瑞,英飞凌科技(Infineon)主任工程师 阅读:
解决高斜率电流的系统解决方案,不是加大驱动电阻值,而是选用适当的二极管,并采用适当的绕线方法,有效降低电感及变压器的寄生电容,使功率晶体管在导通及截止过程中产生较低的电荷交换行为;高斜率电压变换波形为产生共模电磁干扰的主要来源之一,通过线路当中的共模电容产生共模电流,进一步产生传导及幅射性电磁干扰,除了PCB布局产生的寄生电容外,变压器初/次侧线绕组及铁心间的共模电容也是主要的传导路径,有效减少共模电容值就能够有效降低共模噪声,就不需并联额外的电容及截止驱动电阻,降低功率晶体管的dv/dt,本文介绍一种评估变压器共模相对电容值的方法。

高速切换的功率晶体管,在提高交换式电源供应器的效率及功率密度的过程中扮演重要的角色,为了提升交换式电源供应器的效率及功率密度,功率半导体制造商尽可能设计制造出高速切换的功率晶体管,无论是采用硅的材料或是宽能隙(wide band gap)材料,如氮化镓(GaN)或是碳化硅(SiC),都为高效率及高频化设计提供了新的可能性。q1bEETC-电子工程专辑

然而对大多数的交换式电源供应器设计者而言,高速切换的功率晶体管通常都意谓着线路当中会出现的高电流变化率(di/dt)及高电压变化率(dv/dt)切换行为,其在改进转换效率的同时,也会造成较大的电磁干扰;如图1所示,对任何一周期性信号而言,-40dB的转折频率由1/(π∙t_r )决定,当信号具有较短的上升时间tr及下降时间tf时,-40dB的转折频率会出现更高频处,其高频成份高于具有较长上升/下降时间的信号,因此大多数的电源供应器设计者在初期评估使用切换速度更快的功率晶体管时,为了减少可能的电磁干扰,会使用较大的驱动电路电阻,以及在汲极(drain)及源极(source)端添加额外并联电容,用于降低功率晶体管的较高切换速度所带来的高频成份。q1bEETC-电子工程专辑

这样的作法,虽然能够减少电磁干扰,但是就无法享受到高速切换功率晶体管所带来的效率提升。本文旨在从微观的角度了解功率晶体管导通截止瞬间的线路行为,从系统解决方案出发,如何减少磁性部件的寄生电容,在符合电磁干扰要求下,能享受高速切换的功率晶体管所带来的效率提升。q1bEETC-电子工程专辑

201904191.JPGq1bEETC-电子工程专辑
q1bEETC-电子工程专辑
图1:不同上升/下降时间的周期信号在高频处产生的信号差异。q1bEETC-电子工程专辑

q1bEETC-电子工程专辑
以一反激式转换器为测试对象,针对不同切换速度的功率晶体管采用相同的导通驱动电阻Rg,on,会得到导通过程时的功率晶体管电流尖波如图2(a)所示。切换速度较快的功率晶体管,其导通电流为绿色波形,而切换速度较慢的功率晶体管,其导通电流为黄色波形,观察两波形的特色,绿色波形的电流准位高、上升时间短;而黄色波形的电流准位低、上升时间长,可以预期绿色波形的电流高频成份会高于黄色波形的电流;当针对切换速度较快的功率晶体管使用较大的导通驱动电阻值时,会得到如图2(b)的电流波形。q1bEETC-电子工程专辑

由图中可知,加大驱动电阻后,电流峰值降低,上升时间变长,因而印证了采用加大导通驱动电阻是一个有效解决高频电磁干扰的解决方案,高频成份的降低来自电流峰值的降低以及上升时间变长,除高频成份电流准位降低外,转角频率更能提早出现。若将两个导通过程的电流波形进行积分,可以得到几乎相同的电流波形面积,可以推测即使使用不同的功率晶体管,虽然在导通过程中产生不同电流准位及不同上升斜率的电流波形,但是其总电荷是固定的,亦即在功率晶体管导通的过程中,无论功率晶体管的切换速度为何,其导通过程中所必须进行的电荷交换量是固定的。q1bEETC-电子工程专辑

201904192.JPGq1bEETC-电子工程专辑
图2 :功率晶体管导通瞬间的电流尖波比较图。(a)是采用相同导通驱动电阻下的高速/慢速功率晶体管电流波形;(b)是针对高速功率晶体管采用较大导通驱动电阻达到与慢速功率晶体管相同的电流尖波。q1bEETC-电子工程专辑

一个值得读者深思的问题:电磁干扰的来源之一是导通过程中的电流尖波,电流尖波来自于电荷交换,然而电荷来自何处?以下将利用最常用的功率因数校正电路及反激式转换器进行说明。q1bEETC-电子工程专辑

考虑一功率因数校正运作于连续导通模式,如图3所示。t=t1时,功率晶体管开始导通,如图3a;t=t2时,功率晶体管开始截止,如图3b。在t<t1时,此时功率晶体管Q为截止,二极管D导通,此时电感L持续对输出电容释放能量,在t=t1时,功率晶体管开始导通:1.功率晶体管对Coss进行放电,此现象只在功率晶体管内发生,不会被观察到;2.电感的寄生电容Cpara进行放电,再反向充电至输入电压为止;3.功率晶体管使整流二极管D进行截止,输出电压对整流二极管的寄生电容CJ,进行充电。q1bEETC-电子工程专辑
此时,在电路当中会观察到因针对电感L的寄生电容Cpara进行放电/充电及针对整流二极管进行逆向回复及寄生电容CJ充电电流的向上电流尖波,如图3b。q1bEETC-电子工程专辑

201904193.JPGq1bEETC-电子工程专辑
图3 :连续电流导通模式功率因数较正功率晶体管导通瞬间的功率晶体管电流波形。q1bEETC-电子工程专辑

在t=t2时,功率晶体管开始截止,如图4所示:1. 此时电感如同电流源,会对寄生电流Cpara及功率晶体管的Coss进行充电及二极管的CJ进行放电,直至二极D开始导通,电感电压被箝位在(Vo-Vin);2. 电感的部份能量被用来对上述电容进行充电,电感路径上的电流会出现向下的电流尖波。q1bEETC-电子工程专辑

由上述可以发现在功率晶体管导通及截止过程中,影响出现在线路当中的电流尖波,除了功率晶体管的切换速度外,其因素主要还有几项:电感的寄生电容Cpara及二极管的寄生电容CJ。此外对于操作在连续电流导通模式的功率因数校正而言,续流二极管是否使用SiC二极管,对于整机效率及电磁干扰有很大的影响。q1bEETC-电子工程专辑

相较于快速二极管,SiC二极管具有极低的顺向回复时间(forward recovery time)、逆向回复时间(reverse recovery time)及逆向回复电荷(reverse recovery charge),无论是功率晶体管导通或截止过程,使用SiC二极管都能观察到较低的高频电压/电流成份,如图5。q1bEETC-电子工程专辑

201904194.JPGq1bEETC-电子工程专辑
图4: 连续电流导通模式功率因子修正器功率晶体管截止瞬间的电感电流波形。q1bEETC-电子工程专辑

由图5a可以发现,在相同操作条件下使用SiC二极管,在功率晶体管导通瞬间,会因为较低的逆向回复电荷及寄生电容CJ而得到较小的电流尖波;由图5b可以发现,在相同操作条件下使用SiC二极管,在功率晶体管截止瞬间,会因为较低的顺向回复时间而得到较小的电压尖波。q1bEETC-电子工程专辑

201904195.JPGq1bEETC-电子工程专辑
图5:CCM PFC使用SiC二极管及非SiC二极管。(a)为功率晶体管导通瞬间的电流比较 ,(b)为 功率晶体管截止瞬间电压波形比较。q1bEETC-电子工程专辑

要改善高频电磁干扰,就必须改善功率晶体管导通/截止过程中的电流尖波,而电流尖波的来源乃是在导通过程中的电荷交换。对功率二极管而言,可以考虑选用较低逆向回复电荷及低接面电容的SiC二极管,对变压器及电感等磁性材料而言,又该如何着手呢?q1bEETC-电子工程专辑

从结构来看,变压器及电感等储能部件,是使用漆包线于某特性形状铁心绕制而得,漆包线两端形成绕组的两端,以宏观的角度来看,只会看到绕组两端形成一个具有电流型负载的储能部件;然而从微观的角度来看,变压器或是电感的方式决定了电感或变压器内寄生电容的分布及电容值。假设绕组上的电压是平均分布,所需要绕制的绕组分为二段,采用两种不同的方式绕制,如图6所示。q1bEETC-电子工程专辑

图6a为以绕组模拟两个带电平板,长、宽分别为l及w,相距d的等效电容值;图6b是采用传统绕制方法,使绕组上的起绕点与终绕点为同一处,其电场强度在起绕及终绕处为最大,而在转向处为最小;图6c采用分段绕制,使相邻线圈的电压差维持在固定值,无论起绕或终绕处,电场强度分布都相同。q1bEETC-电子工程专辑

要计算绕组所形成的等效电容,必须先针对绕组间电场分布进行体积分,得到绕组分布电场所储存的总能量,再利用总能量换算得到等效的绕组间寄生电容。q1bEETC-电子工程专辑

201904196.JPGq1bEETC-电子工程专辑
图6:不同绕制方法产生的寄生电容等效值。q1bEETC-电子工程专辑

由图6的推算结果,发现采用使电场均匀分布并能最小化的绕制方法所得到的寄生电容会小于传统绕制方法的电容值。q1bEETC-电子工程专辑

依上述原则,实际针对功率因数校正的电感采用标准绕线架及分槽式绕线架,施行两种不同的绕法如图7,其中图7a为传统式绕法,而图7b为分槽式绕法。分别使用此两种电感在相同电路,以相同负载进行测试,得到结果如图8。q1bEETC-电子工程专辑

201904197.JPGq1bEETC-电子工程专辑
图7 :采用不同绕制方法的PFC电感; (a)为传统绕法,(b)为分槽式绕法。q1bEETC-电子工程专辑

其中使用10Ω的导通/截止驱动电阻及传统绕法的电感,功率晶体管在导通及截止时分别产生2.4A及1.05A的电流尖波;而使用分槽式绕法电感,在功率晶体管导通及截止时分别产生2A及0.5A的电流尖波,这样的测试结果,相当于使用传统绕法电感并分别加大导通/截止驱动电阻到100Ω及120Ω,才能降低导通电流及截止尖波分别降到2A及0.5A。q1bEETC-电子工程专辑

201904198.JPGq1bEETC-电子工程专辑

图8 :采用不同绕制方法电感产生的电流尖波比较图;(a)为功率晶体管导通,(b)为功率晶体管截止。q1bEETC-电子工程专辑

上述的方法是使用不同的绕制方式去减少变压器或电感的自寄生电容(self-parasitic capacitance),其原理在于减少绕组间的电容效应,同样的概念也可以处理变压器初/次级绕组间的共模电容。q1bEETC-电子工程专辑

对于低功率充电器或是电源转换器而言,反激式转换器为主要选用的电路架构,来自成本、空间及效率考虑,其主要设计挑战在解决电磁干扰问题时,无法如同其他应用电路有机会使用额外的部件或滤波器;主要的电磁干扰解决方案除了依赖仅有单级的共模电感及X电容,大多数解决方案都会落在反激式变压器的设计,以及降低功率晶体管的切换速度上。q1bEETC-电子工程专辑

反激式变压器设计的基本需求,就是尽可能地降低漏感,使功率晶体管在截止时的电压尖波能够有效减少,此时必须尽可能提高初/次级侧绕组的耦合,无可避免地当在空间上的紧密绕制的初/次级侧绕组,也会使绕组间产生很强的共模电容效应,解决了电压尖波问题,却又产生了电磁干扰问题。q1bEETC-电子工程专辑

早期会使用法拉第屏蔽,以减少初/次级侧间的电容效应,现今主流方法为额外采用屏蔽绕组(shielding winding),除了增加绕组间的距离以减少电容效应外,更能够额外提供一开路绕组电压用以补偿共模电流,使反激式变压器能够在低漏感的条件下尽可能减少初/次级侧等效共模电容值,进一步改善共模噪声干扰。q1bEETC-电子工程专辑

在反激式转换器中,共模电流所造成的高频传导及幅射性电磁干扰是让工程师最为头痛的难题。如图9所示,反激式转换器中的共模电流来源主要是高电压变动点,如变压器绕组上的电压或功率晶体管的汲极电压透过各种可能的寄生电容产生共模电流。q1bEETC-电子工程专辑

201904199.JPGq1bEETC-电子工程专辑

图9 :反激式转换器中的寄生电容效应。q1bEETC-电子工程专辑

本文在此并不细究所有的寄生电容如何产生,仅针对变压器进行讨论,介绍一个用来评估返驰式变压器内的等效共模电容的方法,如图10所示。 q1bEETC-电子工程专辑

2019041910.JPGq1bEETC-电子工程专辑

图10 :评估变压器等效共模电容的测试电路图。q1bEETC-电子工程专辑

如图10a所示,使用一信号产生器输出连接初级侧绕组,以一固定电压准位及固定频信号作为测试电源,用10K电阻连接初级/次级侧的静点(亦即没有切换的电压点),使用示波器量测初级侧绕组电压及电阻上的电压,分别为 V1及V2。依V1及V2间大小及相位的关系,会得到三种可能的关系如图10b, 10c,10d。q1bEETC-电子工程专辑

当V2接近零时,表示共模电容值也相对较小,这意味着变压器绕组间的共模电流可以被相互抵消。利用这个方法可以在变压器调适绕制的过程中先进行测试,在进行电磁干扰测试前,先评估可能的电磁干扰结果。q1bEETC-电子工程专辑

从电磁干扰角度考虑反激式变压器设计的重点主要包括几个部份:(a)初/次级侧绕组的相对起绕点及终绕点位置;(b)屏蔽绕组圈数;(c 屏蔽绕组静点(quite point)连接位置。分别探讨如下。q1bEETC-电子工程专辑

初/次级侧绕组的相对起绕点及终绕点位置

初/次级侧绕组的相对起绕点及终绕点位置不仅仅是电压相对极性的问题,同时因为变压器初/次级侧电压变动点会对其他线圈及绕组产生漏电流。一般而言,初级侧的电压变动点会设定为起绕点,绕在绕线架的内侧,如图11b所示的B绕制方法变压器,依据图10a的测试线路,在测试信号准位为1V的情况下,其所得的等效电压为20mV。而从图12的辐射性电磁干扰实测结果,也得到绕制方法B变压器具有相对较低的干扰值。q1bEETC-电子工程专辑

2019041911.JPGq1bEETC-电子工程专辑

图11:初/次级侧绕组不同的相对起绕点及终绕点位置测试结果。q1bEETC-电子工程专辑

2019041912.JPGq1bEETC-电子工程专辑

图12:初/次级侧绕组不同的相对起绕点及终绕点位置辐射电磁干扰测试结果。q1bEETC-电子工程专辑

屏蔽绕组圈数

屏蔽绕组的设计概念除了提供隔开初/次侧绕组,减少空间的电容效应外,也必须完全覆盖绕线区域以及依照次级侧圈数的绕组圈数,产生一组额外的开路电压,用以提供对次级侧的电流补偿路径,在考虑完全覆盖绕线区域的前提下,可以使用单一线绕满30圈,或是使用3线并绕绕满10圈,其差异在于30圈产生较大的绕组开路电压,而10圈仅有前者的1/3,在次级侧绕组为10圈的情况下,屏蔽绕组的最高圈数限制值为相同于次级侧绕组圈数的原则,可以从图13及图14的结果得到证实。q1bEETC-电子工程专辑

2019041913.JPGq1bEETC-电子工程专辑

图13 :屏蔽绕组采用不同圈数的测试结果。q1bEETC-电子工程专辑

2019041914.JPGq1bEETC-电子工程专辑

图14:屏蔽绕组采用不同圈数的传导性电磁干扰测试结果。q1bEETC-电子工程专辑

屏蔽绕组静点连接位置

屏蔽绕组项设计概念,在于能提供额外的高频路径,用以补偿由初级侧流向次级侧的共模电流或是次级侧流向初级侧的共模电流,将共模电流导回原本自己的那一侧,而转换为差模电流,以利EMI的磁性部件来加以抑制,除了绕组圈数外,重要的是静点的连接位置。q1bEETC-电子工程专辑

初级侧的静点位置有二,分别是桥式整流后电容的高电压(Vbulk)及GND;一般工程师会认定初级侧的静点位置只有一个点,就是初级侧的GND点,实际上经过实验,如图15及图16所示,在实验电路中将屏蔽绕组连接至高电压点所测的高频传导性干扰比接至GND点要低10 dB以上。q1bEETC-电子工程专辑

2019041915.JPGq1bEETC-电子工程专辑

图15 :屏蔽绕组连接至不同静点的测试结果。q1bEETC-电子工程专辑

2019041916.JPGq1bEETC-电子工程专辑

图16:屏蔽绕组连接至不同静点的传导性电磁干扰测试结果。q1bEETC-电子工程专辑

结论

对快速切换的功率晶体管而言,在系统中会产生高斜率电流变换(di/dt)及高斜率电压变换(dv/dt)的波形,进而产生较高的电磁干扰。一般而言,采用加大驱动电阻及额外并联高压电容的手段,能减少功率晶体管在开关过程中产生的高频成份电流及电压,当为了通过电磁干扰的测试,使用这些手段抑制功率晶体管的切换速度,仅能得到跟原来使用慢速功率晶体管的效率结果,无法享受快速切换功率晶体管带来的好处。为此,本文说明,解决高斜率电流的系统解决方案,不是加大驱动电阻值,而是选用适当的二极管,并采用适当的绕线方法,有效降低电感及变压器的寄生电容,使功率晶体管在导通及截止过程中产生较低的电荷交换行为;高斜率电压变换波形为产生共模电磁干扰的主要来源之一,通过线路当中的共模电容产生共模电流,进一步产生传导及幅射性电磁干扰,除了PCB布局产生的寄生电容外,变压器初/次侧线绕组及铁心间的共模电容也是主要的传导路径,有效减少共模电容值就能够有效降低共模噪声,就不需并联额外的电容及截止驱动电阻,降低功率晶体管的dv/dt,本文介绍一种评估变压器共模相对电容值的方法,对于工程师而言,可以在进行系统除错及调适过程中,快速找到改善及解决问题的方法。q1bEETC-电子工程专辑

 q1bEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 攻克小型电池供电器件中低静态电流的设计挑战 得益于小型化、Bluetooth®通信和嵌入式处理方面的进步,现代助听器具有比以往更多的功能,从流媒体音乐到能够通过智能手机上的应用程序调节听力放大。
  • 开发人员如何为嵌入式设计选择最优的8位MCU? 虽然8位MCU已在不断发展的MCU领域中占据一席之地,但嵌入式开发人员必须纳入新的考量因素。使用8位MCU的好处包括相对较低的成本和易用性,但这可能受到工具隐形成本、支持软件不足、误导的数据手册参数和缺乏可扩展性的影响。在为您的下一个设计评估适合的MCU时,记住所有这些考量因素可以大大提高您现在和长期的市场成功机会。
  • MOSFET Qrr——在追求能效时,忽视这一参数是危险的 在电流流经MOSFET体二极管的应用中,反向恢复电荷Qrr会引起一些重大的挑战,设计工程师需要仔细处理。在低功耗充电器和适配器产品应用中,其开关频率高且负载电流一般小于5A,对I2R损耗的关注较少,设计工程师应密切关注动态损耗。选择低Qrr MOSFET可以降低尖峰值,提高效率,降低EMI辐射。
  • I2C隔离调试那些事 本文基于荣湃半导体公司iDivider智能分压技术,应用了电容分压的原理,相对于其他隔离技术电路更为简化,功耗更低,速度更快,抗干扰能力增强。I2C隔离调试中一些调试技巧和案例分析,以及其典型电路和应用方法做了详细介绍。
  • 空中软件更新为联网汽车提供数据保护确保安全性 最近许多起针对互联汽车的黑客攻击已经引起了巨大轰动,这对系统的安全性提出了挑战。互联汽车的安全性至关重要,这一点目前对于 OEM 来说已经是显而易见的了。当汽车成为一种车主用来通信的个人移动设备、并且还可能通过应用来实现个性化时,这种设定就会在很大程度上受到潜在攻击者的操纵。那么汽车业如何来保护自身以及客户来免受黑客攻击呢?
  • GDDR6接口通道之特殊设计考量 本文探讨了几个设计考量和方法用以缓解GDDR6 DRAM实施所带来的挑战。特别指出了在整个接口通道保持信号完整性的重要性。必须特别重视GDDR6存储器接口设计的每个阶段,才能够成功解决信号完整性问题。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告