广告

如何使用可编程斜坡发生器外设产生电压斜坡信号?

时间:2019-05-09 作者:Kristine Angelica Sumague,Microchip Technology应用工程 阅读:
电压斜坡信号可以用在需要电压呈线性变化的电路中,通常用作参考信号、斜率补偿器或电压扫描发生器。可以使用众多Microchip PIC单片机上提供的可编程斜坡发生器(PRG)外设来创建此类信号,这不会产生任何处理器开销。在多个输入源的触发下,PRG能够产生下降斜坡、上升斜坡或交替上升-下降斜坡。

电压斜坡信号可以用在需要电压呈线性变化的电路中,通常用作参考信号、斜率补偿器或电压扫描发生器。可以使用众多Microchip PIC单片机上提供的可编程斜坡发生器(PRG)外设来创建此类信号,这不会产生任何处理器开销。在多个输入源的触发下,PRG能够产生下降斜坡、上升斜坡或交替上升-下降斜坡。xF9EETC-电子工程专辑

例如,在以连续电流模式工作的直流-直流转换器中,下降斜坡模式下的PRG可用作斜率补偿器。当占空比超过50%时,PRG产生的衰减斜坡可防止次谐波振荡并帮助稳定输出。xF9EETC-电子工程专辑

在图1中,PRG斜坡生成功能的工作方式是驱动恒定电流进入内部电容。此内部电容两端会产生一个电压,应在输入电压源的基础上加上或减去该电压。斜坡输出的工作模式主要依赖于内部模拟开关的控制。斜坡从开始到停止的持续时间由输入时序源决定。xF9EETC-电子工程专辑

2019-05-14_143933.jpgxF9EETC-电子工程专辑
图1:PRG简化框图xF9EETC-电子工程专辑

输入时序源

PRG结合使用两个可选独立时序源,为其斜坡输出生成控制时序。这两个时序源可以是来自PRGxR和F引脚的外部输入,也可以是来自其他外设的输出。通过设置RTSS寄存器中的设置上升时序源选择位来选择设置上升输入,通过设置FTSS寄存器中的设置下降时序源选择位来选择设置下降输入。xF9EETC-电子工程专辑

通过设置CON1寄存器中的下降事件极性(FPOL)和上升事件极性(RPOL)选择位来选择时序源的极性。xF9EETC-电子工程专辑

除了选择输入时序源和时序源极性事件之外,还可以选择输入时序源检测方法。PRG的两种事件输入检测方法分别为电平敏感型和边沿敏感型。通过设置CON0寄存器中的设置上升输入模式(REDG)和设置下降输入模式(FEDG)选择位来选择设置上升和设置下降输入检测。xF9EETC-电子工程专辑

通常,当从周期性时序源获得时序输入时,边沿敏感型操作是有用的,而当从电压阈值获得时序输入时,电平敏感型操作是有用的。PRG时序源可能因器件而异。可用作PRG时序源的部分外设包括比较器、PWM(脉宽调制)和CCP(捕捉、比较和PWM)输出。必须事先配置外设并将其选为PRG的时序源。xF9EETC-电子工程专辑

输入电压源

PRG的输入电压源用作线性斜坡输出的参考电压。可使用以下任一输入源:来自PRG的IN0或IN1引脚的外部源;内部固定参考电压(FVR)的缓冲输出;或其中一个内部数模转换器(DAC)。xF9EETC-电子工程专辑
运放的各输出共用IN0和IN1引脚,因此可通过使能运放并选择相应的IN引脚使运放缓冲参考信号。通过设置INS寄存器中的电压输入选择位来选择参考源。xF9EETC-电子工程专辑

拉/灌电流

PRG上的可编程电流具备多种拉-灌电流选项,可配置所需的PRG输出斜率。对于需要陡峭PRG输出电压变化率曲线的应用,必须选择高电流设置。通过CON2寄存器中的拉-灌设置位选择恒定斜坡电流。xF9EETC-电子工程专辑

模式选择

PRG可以在以下三种电压斜坡发生器模式下工作:下降斜坡发生器——斜率补偿;上升斜坡发生器;或交替上升-下降斜坡发生器。xF9EETC-电子工程专辑

通过设置CON0的可编程斜坡发生器模式选择位来选择这些模式。每种模式的PRG输出由SW1、SW2和SW3内部模拟开关控制。当开关闭合时,SW1对内部电容放电,而SW2和SW3分别将电容的另一侧连接到可编程拉电流和灌电流。xF9EETC-电子工程专辑

SW2和SW3的开关促使内部电容中的电荷流动。这些开关是根据配置的模式进行开关的。在下降斜坡模式下,SW2断开,SW3闭合,SW1在闭合和断开之间切换。由于SW3闭合,SW2断开,因此内部电容由灌电流充电。应从输入电压源中减去电容两端的电压,并以配置的斜率生成下降斜坡输出。xF9EETC-电子工程专辑

上升斜坡模式具有相同的操作,惟一的例外是SW2和SW3交换了状态。在该模式下,SW2闭合,SW3断开。当SW2闭合,SW1断开时,内部电容由拉电流充电,生成上升斜坡输出。xF9EETC-电子工程专辑

在交替上升和下降斜坡模式下,SW1保持断开,SW2和SW3交替开关。这意味着当SW2闭合时,SW3断开,当SW2断开时,SW3闭合。由于SW1在该模式下保持断开,因此参考电压对PRG输出没有影响,因为不存在使该输出变为参考电压的放电状态。交替开关的SW2和SW3会将内部电容连接到拉电流或灌电流,以便从一个方向到另一个方向为电容充电。这将在PRG输出上产生交替上升和下降的斜坡。xF9EETC-电子工程专辑

在交替斜坡模式下交替开关SW2和SW3的困难之一是流经内部电容的拉电流和灌电流由于电容的寄生电阻、噪声、生产差异和温度等各种因素无法完全匹配。这会极大影响在开环系统中工作的PRG的性能,决定了PRG的平均输出电压会随时间漂移。这一事件是系统固有的局限,因此无法进行修复。但是,可以通过在PRG上创建反馈回路来降低平均电压漂移。PRG输出与比较器的某一个输入相连,而比较器输出作为PRG的时序输入之一,以维持PRG输出的峰值电压。因此,与开环系统相比,闭环系统中PRG输出的平均电压将具有更小的漂移偏差。xF9EETC-电子工程专辑

为了检测交替斜坡发生器模式下PRG的平均电压漂移,可以将具有PRG模块的器件放在持续升温的环境中。这加速了温度对PRG输出性能的影响。xF9EETC-电子工程专辑

如图2所示,当PRG在开环系统中工作时,存在很大的平均电压偏差。然而,当采用闭环系统时,该偏差产生的平均电压几乎是恒定的。xF9EETC-电子工程专辑

2019-05-14_144123.jpgxF9EETC-电子工程专辑
图2:PRG平均电压—温度曲线xF9EETC-电子工程专辑

单触发定时器

PRG模块具有可选的单触发定时器,能够确保上升和下降斜坡模式的电容放电时间以及交替斜坡模式的上升或下降斜坡持续时间保持最短。xF9EETC-电子工程专辑

在上升和下降斜坡模式下,单触发定时器至少会使电容短路开关SW1在一个触发周期(通常为50 ns)内保持闭合,从而确保对电容放电,而在交替斜坡模式下,上升和下降斜坡都会至少持续一个触发周期。xF9EETC-电子工程专辑

在一个触发周期内出现的边沿敏感型时序输入会被忽略,而对于在一个触发周期内出现且持续时间超出一个触发周期的电平敏感型时序,触发周期会被延长直至本次触发事件结束。通过将CON0寄存器的OS位置1使能单触发定时器。xF9EETC-电子工程专辑

应用

除前文所述的在直流-直流转换器中的应用外,PRG也可用于通过实现电压模式控制来调节开关电源的输出。xF9EETC-电子工程专辑

就像峰值电流控制模式一样,可以通过调节PWM的占空比来驱动金属氧化物半导体场效应晶体管(MOSFET)的开关,从而实现电压模式控制输出稳压。然而,在调节PWM的占空比时,并不是将输出误差与得到的电感电流进行比较,而是将电压模式控制中的输出误差与斜坡参考电压进行比较。PRG在上升斜坡模式下产生的上升斜坡信号可用作参考斜坡电压。xF9EETC-电子工程专辑

在图3中,将OPA误差放大器测得的输出误差与PRG的上升斜坡信号进行比较。xF9EETC-电子工程专辑

2019-05-14_144140.jpgxF9EETC-电子工程专辑

图3:采用电压模式的直流-直流转换器xF9EETC-电子工程专辑

当上升斜坡电压尚未达到误差电压时,互补输出发生器(COG)输出的占空比会一直增加。但是一旦上升斜坡信号达到输出误差电压后,COG的占空比就会停止增加。xF9EETC-电子工程专辑

另一项应用是将所用PRG产生的交替上升和下降波形看作半桥和全桥D类放大器中的参考信号,见图4。xF9EETC-电子工程专辑

2019-05-14_144154.jpgxF9EETC-电子工程专辑
图4:全桥D类放大器xF9EETC-电子工程专辑

该应用中实现的是闭环PRG配置,以解决交替斜坡模式中的平均电压问题。xF9EETC-电子工程专辑

使用具有反相输出的内部比较器将PRG的交替斜坡输出与模拟音频输入信号进行比较。比较器的输出产生的脉冲波形与音频信号的瞬时值成正比。这些脉冲波形被馈送到COG,其互补PWM输出将Q1和Q4驱动为高电平,将Q2和Q3驱动为低电平,或将Q1和Q4驱动为低电平,将Q2和Q3驱动为高电平。最后,使用低通滤波器消除载波频率并重新产生模拟音频信号。xF9EETC-电子工程专辑

结论

许多PIC单片机上的可编程斜坡发生器外设可以产生电压斜坡信号,该信号可用作参考信号、斜率补偿信号或电压扫描发生信号。xF9EETC-电子工程专辑

本文同步刊登于电子工程专辑杂志5月刊xF9EETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 112Gbps LR SerDes PHY采用CTLE和时间交错闪存ADC以降 目前最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数,从而通过减少比较器的数量和最小化DSP中的位数来为整个系统提供最小的芯片面积和功耗开销。在这项设计工程中,CTLE的价值在于降低了所需的ADC分辨率。在CTLE电路和闪存ADC尺寸与数量之间寻找平衡点,对最小化ADC位数以实现最小系统面积和功耗开销起着关键作用。
  • 形式验证简介及其三种技术形式 形式验证是一种自动检查方法,它可以捕获许多常见的设计错误,并发现设计中的歧义之处。硬件系统有许多应用都至关重要,其产生的任何故障都可能导致极大的经济损失或物理损害。 本文将讨论形式验证及其各种技术形式。
  • 为物联网优化传感器网络设计 在当今对成本敏感的环境中,每个部署的传感设备或网络都必须在开发和部署的复杂性与物联网服务提供商、云计算公司和最终用户的价值之间取得平衡。在已部署的传感器网络中,我们现在看到的趋势是:简化网络并仅测量那些可以协助节省成本和/或增强最终用户体验的内容。
  • 超声系统的信号链设计注意事项 本应用指南综述了超声系统的架构和原理,分析了系统设计的注意事项,综述了应用于超声芯片的先进技术,最后讲解了医学超声芯片的模拟参数。
  • NOR闪存技术如何让FOTA升级更加可靠 FOTA升级非常适于偏远区域或需要持续升级的应用,包括无线基础设施、智能工厂和联网汽车。典型的系统包含通过非易失性存储器来启动和配置的处理器。由于系统连接性不断增强,可编程芯片架构不断发展,非易失性存储器更加可靠、安全和稳定,使无缝FOTA升级成为现实——这些趋势和行业变革正在加速FOTA应用的发展势头。
  • 相控阵技术是如何简化天线设计的? 为提高性能,无线通信和雷达系统对天线架构的需求不断增长。只有那些功耗低于传统机械操纵碟形天线的天线才能实现许多新的应用。除了这些要求以外,还需要针对新的威胁或新的用户快速重新定位,传输多个数据流,并以超低的成本,延长工作寿命。有些应用需要抵消输入阻塞信号的作用,降低拦截概率。正在席卷整个行业的相控天线设计为这些挑战提供了解决办法。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告