向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

协同仿真可实现更好的IC测试

时间:2019-05-02 作者:Jigar Savla,瞻博网络ASIC设计与验证工程师 阅读:
虽然IC设计复杂性日益增加,但留给IC设计工程师的时间却没怎么变化。这迫使工程师加速所有相关流程。花费太多时间在测试上可能会错过产品及时面世的最佳时机,而花费太少时间可能会漏掉设计错误。随着我们转向更复杂的SoC设计,有效地利用测试时间变得越来越重要。有多种途径可以测试我们的设计,我们必须选择最佳方法来优化测试和花费的时间。仿真作为一种改善测试时间的方法优势突出,虽然方式并不简单。

虽然IC设计复杂性日益增加,但但留给IC设计工程师的时间却没怎么变化。这迫使工程师加速所有相关流程。我所在的团队最近移植到一个仿真环境,以便测试过程更快、更有效。我想分享一些我们从中学到的经验。DMPEETC-电子工程专辑

花费太多时间在测试上,可能会错过产品及时面世的最佳时机;而花费太少时间,可能会漏掉一些设计错误。到了掩模阶段才发现错误,可能要付出昂贵代价。制作一个7纳米(nm)掩模的最低成本现在约为1000万美元,这还是对比较小的IC而言。DMPEETC-电子工程专辑

随着我们转向更复杂的SoC设计,有效地利用测试时间变得越来越重要。有多种途径可以测试我们的设计,必须选择最佳方法来优化测试和用时。仿真作为一种改善测试时间的方法,优势突出,虽然做起来并不简单。DMPEETC-电子工程专辑

它需要我们在测试平台设置和设计过程中进行一些更改,包括SVA(SystemVerilog断言)中的一些修改。我们还确定了哪些类型的测试以及在仿真上运行测试的哪个级别的测试平台具有最好的投资回报率(ROI)。DMPEETC-电子工程专辑

我们从概述开始,然后总结了一些代码示例,提供一些注意事项并给出了规划建议。我们将设计一个改进过的虚拟接口(Vif ++)以完成移植过程。在行业标准验证方法中,UVM作为一种虚拟接口(Vif),是接口中组件之间共享的一段代码。DMPEETC-电子工程专辑

这里的术语“仿真器”可与任何能够执行RTL或门级模型的仿真器互换使用,包括软件HDL仿真器。这个加速主要针对基于硬件的设计,因此这将是我们讨论的重点。DMPEETC-电子工程专辑

为何选择仿真?

为了验证复杂的设计,我们现在可以使用多种工具和技术,包括模拟器、仿真器、SVA、功能覆盖和形式验证。所有这些都在不同的层面工作,使我们尽可能快地达到无BUG设计的最终目标。仿真器可帮助我们将运行时间加速100到100万倍以上。DMPEETC-电子工程专辑

2019-05-14_144955.jpgDMPEETC-电子工程专辑

图1:通过各种技术改进性能DMPEETC-电子工程专辑

在图1中,我们看到模拟的当前时间状态是我们追求的目标。以下是实现三级性能的一些技术。DMPEETC-电子工程专辑

软件/驱动程序生成

加速开发时间的一个重要部分,是在实验室交付实际芯片之前改进软件的生成环境。DMPEETC-电子工程专辑

通过软件启动/驱动程序开发,可以为目标设计提供一些选项,包括:DMPEETC-电子工程专辑

2019-05-14_145010.jpgDMPEETC-电子工程专辑
DMPEETC-电子工程专辑
表一:软件/驱动芯片启动选项DMPEETC-电子工程专辑

仿真器的候选测试

我们发现,性能测试,以及在模拟中已经历了大量清理(高水平测试和运行清理一段时间)和长时间运行的测试,都是很好的选择。DMPEETC-电子工程专辑

性能测试——测试可能需要长时间运行才能获得准确的测量结果。DMPEETC-电子工程专辑

• 对于网络芯片:在某些配置中测量数百万个数据包的系统性能DMPEETC-电子工程专辑

• 对于处理器:测量标准基准测试(如SPEC)的系统性能。DMPEETC-电子工程专辑

• 对于深度学习芯片:测量像ResNet推理等标准基准测试的系统性能。DMPEETC-电子工程专辑

长时间运行测试——测试资源或内存耗尽、老化(设计中具有时效性的任何元素)、系统重新配置测试、热存储或回收旧的对象。DMPEETC-电子工程专辑

• 对于网络芯片:可能是在发送数百万个数据包后,系统的行为方式DMPEETC-电子工程专辑

• 对于处理器:可能是在发送数十万甚至更多的执行跟踪之后,系统的行为方式。DMPEETC-电子工程专辑

• 对于深度学习芯片:可能是执行多层神经元后,系统的行为方式,每个神经元都可以做矩阵乘法、加法和求平均等。DMPEETC-电子工程专辑

再生楔子——楔子是这样一种测试,即其中几件事情必须同时发生,并且可能需要一些时间才能达到触发状态。这些场景在一级性能上通常难以达到或发现(见图1)。DMPEETC-电子工程专辑

主机接口连接——通过快速测试设计中的每个寄存器,可以非常快速地检查这一属性。我们的芯片可编程性越强,就越需要对它们进行全面测试,因为测试用例的组合随着每个选项的增加而增加。DMPEETC-电子工程专辑

基础设施检查测试(带I/O)——检查模块或SoC内的连接测试、环测试等。可以集成任何定制I/O。加密的Verilog不易处理,你可能需要创建一个伪行为模型来替换它。DMPEETC-电子工程专辑

请记住,在仿真器中,通常只支持两个状态值。使用X-prop和Formal解决方案可以更好地检查依赖于X和Z值的测试。设计和测试平台经常使用X和Z来测试多驱动程序冲突、未分配的变量、悬空连接以及接口值的错误翻转。DMPEETC-电子工程专辑

架构

为确保不同版本和供应商之间的一致性,最好遵循行业标准。对于设计和验证语言,我们有SystemVerilog。对于DV库,我们有UVM。幸好在仿真中也有一个接口工作组:Accellera的SCE-MI2。领先的仿真供应商都支持SCE-MI2处理程序方法,所以在深入研究SCE-MI2标准之前,让我们先了解一下这个架构。DMPEETC-电子工程专辑

定时和非定时的部分和DPI

我们将非定时部分称为HVL域。我们当前环境中的时间,指推进RTL仿真的仿真时间。大多数UVM测试平台代码位于非定时域中。我们通常认为测试平台在零仿真时间内执行。排除在外的主要是驱动程序和监视器,因为它们必须根据时钟边缘驱动数据。DMPEETC-电子工程专辑

我们将定时部分称为HDL域。显然是基于定时的或可以感知时钟边缘的设计。在现代设计中甚至还有非定时的代码:并发SVA和一些功能覆盖。DMPEETC-电子工程专辑

DPI如SCE-MI手册中所定义:“DPI(直接编程接口)是SystemVerilog和外部编程语言之间的接口。它包括两个独立的层:SystemVerilog层和外部语言层。DPI两侧是完全隔离的。实际使用哪种编程语言作为外部语言是透明的,与此接口的SystemVerilog端无关。”DMPEETC-电子工程专辑

DPI通信是用于单独执行同步定时(HDL)和非定时(HVL)域的核心思想之一。DMPEETC-电子工程专辑

SCE-MI2通信模式

SCE-MI2通信有三种主要模式:DMPEETC-电子工程专辑

1. 基于功能 - 功能(利用DPI-C)提供中级抽象。DMPEETC-电子工程专辑

2. 基于宏 - 消息传递接口,旨在由不同的用户组用于多个用例。DMPEETC-电子工程专辑

3. 基于管道 - 事务管道是通过功能调用来访问的结构,它提供了一种用于与HDL端进行事务处理的方法。DMPEETC-电子工程专辑

基于功能的模式是最容易实现的。DMPEETC-电子工程专辑

tm-3.pngDMPEETC-电子工程专辑
DMPEETC-电子工程专辑
图2:SCE-MI2通信模式DMPEETC-电子工程专辑

减速的来源是定时(HDL)域和非定时(HVL)域之间的通信。DMPEETC-电子工程专辑

我们计划深入研究设计和测试平台所需的代码更改,将在后续文章中加入几个编码和方法论指南,然后再介绍规划流程。DMPEETC-电子工程专辑

本文同步刊登于2019年电子工程专辑杂志5月刊DMPEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 攻克小型电池供电器件中低静态电流的设计挑战 得益于小型化、Bluetooth®通信和嵌入式处理方面的进步,现代助听器具有比以往更多的功能,从流媒体音乐到能够通过智能手机上的应用程序调节听力放大。
  • 开发人员如何为嵌入式设计选择最优的8位MCU? 虽然8位MCU已在不断发展的MCU领域中占据一席之地,但嵌入式开发人员必须纳入新的考量因素。使用8位MCU的好处包括相对较低的成本和易用性,但这可能受到工具隐形成本、支持软件不足、误导的数据手册参数和缺乏可扩展性的影响。在为您的下一个设计评估适合的MCU时,记住所有这些考量因素可以大大提高您现在和长期的市场成功机会。
  • MOSFET Qrr——在追求能效时,忽视这一参数是危险的 在电流流经MOSFET体二极管的应用中,反向恢复电荷Qrr会引起一些重大的挑战,设计工程师需要仔细处理。在低功耗充电器和适配器产品应用中,其开关频率高且负载电流一般小于5A,对I2R损耗的关注较少,设计工程师应密切关注动态损耗。选择低Qrr MOSFET可以降低尖峰值,提高效率,降低EMI辐射。
  • I2C隔离调试那些事 本文基于荣湃半导体公司iDivider智能分压技术,应用了电容分压的原理,相对于其他隔离技术电路更为简化,功耗更低,速度更快,抗干扰能力增强。I2C隔离调试中一些调试技巧和案例分析,以及其典型电路和应用方法做了详细介绍。
  • 空中软件更新为联网汽车提供数据保护确保安全性 最近许多起针对互联汽车的黑客攻击已经引起了巨大轰动,这对系统的安全性提出了挑战。互联汽车的安全性至关重要,这一点目前对于 OEM 来说已经是显而易见的了。当汽车成为一种车主用来通信的个人移动设备、并且还可能通过应用来实现个性化时,这种设定就会在很大程度上受到潜在攻击者的操纵。那么汽车业如何来保护自身以及客户来免受黑客攻击呢?
  • GDDR6接口通道之特殊设计考量 本文探讨了几个设计考量和方法用以缓解GDDR6 DRAM实施所带来的挑战。特别指出了在整个接口通道保持信号完整性的重要性。必须特别重视GDDR6存储器接口设计的每个阶段,才能够成功解决信号完整性问题。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告