广告

如何在设计中有效考虑Dummy Metal Fill对于芯片的影响

时间:2019-04-25 作者:沈龙/张倩忆/舒越中/Zhanzhong Yao 阅读:
Cadence公司的Quantus中提供的IVMF功能在各个工艺节点都具有很高的精度,对于Metal Fill的模拟可以帮助工程师在布局绕线的同时考虑到Metal Fill对于芯片整体的影响,从而有效提高整体的设计效率,保证整体设计周期。
EETC https://www.eet-china.com

一、Dummy Metal fill对于先进工艺的影响

化学机械抛光 (Chemical-mechanical polishing, 简称CMP) 是半导体工艺的一个步骤。 但是其也有自身的缺陷,例如某些没有任何互联金属线的区域会产生大片的凹陷区域(如下图所示),经过了CMP这道工序之后也依然存在,其危害则是会导致信号延迟。这种情况在电路设计中非常普遍,例如在memory设计或者模拟电路设计中经常会有大片没有信号走线的区域存在。UHzEETC-电子工程专辑

cadence1.jpgUHzEETC-电子工程专辑

那么如何去规避这种危害呢?一种有效的方法就是去填充Dummy Metal Fill。目前的EDA公司中,Cadence公司的工具PVS Pegasus已经提供了成熟的插入Dummy Metal Fill的功能。以下截图为从Virtuoso Layout中,有无插入Metal Fill的对比。UHzEETC-电子工程专辑

cadence2.jpg UHzEETC-电子工程专辑

未加入Metal Fill      UHzEETC-电子工程专辑

 cadence3.jpgUHzEETC-电子工程专辑

                                                                                                                    加入Metal Fill之后UHzEETC-电子工程专辑

 一般来说,填充Dummy Metal Fill工作是在整个设计周期的最后,所有的DRC/LVS 时序分析签收后完成的。这些增加的金属层次所产生的额外的寄生电容于是就被忽略了,即使它们对芯片的整体有很大影响,使得芯片的速度变慢。UHzEETC-电子工程专辑

在以往的40nm工艺中,这些额外的寄生电容对于时序的影响大致在0.12%左右。这个影响有时甚至比静态时需分析(STA)SPICE仿真之间的误差还要小,我们完全有理由之间忽略它。UHzEETC-电子工程专辑

然而在28nm工艺中,这些寄生电容的影响就提升到了2.5%。在16nm工艺中,其平均误差会达到4%。在更先进10nm7nm及以下工艺中,其影响会更大,达到甚至超过5% 。这样的误差就无法再忽略了。UHzEETC-电子工程专辑

cadence4.jpg  UHzEETC-电子工程专辑

  28nm工艺中有无加入MF的平均偏差在2.5%     UHzEETC-电子工程专辑

cadence5.jpgUHzEETC-电子工程专辑

     16nm 工艺中有无加入MF的平均偏差在4%UHzEETC-电子工程专辑

 如果去计算这些dummy金属带来的影响也会带来问题。整个芯片需要在增加了这些新增的金属图形的基础上去重新分析。包括了再重新做一次完整的寄生参数的抽取,再带入这些新增的寄生参数做完整的物理验证,时序验证,功能验证。如果最后时刻发现了问题,这样就必然会影响整个设计周期。UHzEETC-电子工程专辑

所以,如果能在设计周期的初始阶段就有效预估这些dummy metal fill会产生的影响的话,就能在设计时直接加以考量,避免不必要的设计周期延期。UHzEETC-电子工程专辑

由此,Cadence公司在Quantus工具中推出了Integrated Virtual Metal Fill (IVMF)功能。区别于以往的直接插入dummy metal fill来进行各种分析,IVMF功能可以直接在参数提取过程中根据实时的模型文件 (rule table) 去模拟dummy metal fill的影响,直接预估它们会带来的寄生参数的影响,由此直接进行各种物理信息及时序信息的仿真。UHzEETC-电子工程专辑

二、Quantus Integrated Virtual Metal Fill (IVMF) 解决方案

对于其他静态时序分析工具来说,IVMF只是一个提取寄生参数的工具。但当它和Innovus相结合使用的时候,能更紧密地与布局布线工作结合起来,这样才能最大发挥其优势。UHzEETC-电子工程专辑

Cadence的数字布局绕线工具InnovusRC寄生抽取中提供了不同的模式(effort-level MediumHigh Signoff)。一般在placementCTS时采用Medium mode抽取;Post route ECO 优化时使用High mode抽取,Signoff mode一般在最终时序签收时采用。UHzEETC-电子工程专辑

IQuantus (high effort-mode in Innovus) Quantus都支持IVMF功能。IVMF可以采用和真实metal fill相同的插入规则来进行模拟并抽取。同时,对于先进工艺节点中有color和非color的设计都可以支持。此外,还可以支持track-based或者non-track-based的方式进行模拟插入。UHzEETC-电子工程专辑

借助这样的结合,IVMF就可以在保持需要的精度的情况下大幅提升速度, 整体的提升在3-4倍左右。这是IVMF的最重要的优势。 另一个优势就是极其简单的使用方法。本文会在下面的几个子章节里详细介绍。UHzEETC-电子工程专辑

2.1 精度与速度的赛跑

IVMF的模式抽取,会比在实际版图中插入metal fill之后进行抽取,提升15%-20%的速度。如果算上传统的插入metal fill这一步骤所耗费的时间,并进行寄生参数抽取的整个过程,采用IVMF的方法进行寄生参数抽取可以提升3-4倍速度。如下表所示,我们可以看到IVMF在整体运行时间和消耗资源方面,在设计的每一步骤都比插入真实MF有很大的提升。UHzEETC-电子工程专辑

cadence6.jpgUHzEETC-电子工程专辑

UHzEETC-电子工程专辑

UHzEETC-电子工程专辑

 IVMF与其它MF方法耗时比较UHzEETC-电子工程专辑

通过对于IVMF和实际Metal Fill的结果进行分析对照之后,业界对于其精度也颇为认可。有了精确的模拟,设计者才可以有效减少时序分析和ECO和最终signoff周期。UHzEETC-电子工程专辑

下图显示的是IVMF在某代工厂的质量检测样本中和实际Metal Fill进行的对比,其误差也是非常微小,完全可以达到研发设计的要求。以下将对其精度进行分析。UHzEETC-电子工程专辑

cadence7.jpgUHzEETC-电子工程专辑

以下图表中对基于非track基准(non-track based)IVMF和实际MF进行了对比,其误差也非常细微。对于总电容,平均偏差在0.06%以内,标准偏差在1.61%以内。对于电阻,平均偏差在0.27%以内,标准偏差在0.8%以内。UHzEETC-电子工程专辑

cadence8.jpg  UHzEETC-电子工程专辑

cadence9.jpgUHzEETC-电子工程专辑

IVMFReal MF对于总电容、电阻差异对比图UHzEETC-电子工程专辑

如下表所示,采用IVMF和实际Metal Fill在时序分析中对比,最差slack路径的误差在4.85%以内,总slack误差在7.17%以内,时序不满足的路径总误差为3.23%UHzEETC-电子工程专辑

UHzEETC-电子工程专辑

 cadence10.jpgUHzEETC-电子工程专辑

以下是以track为基准(Track Based Metal Fill, TBF)16nm设计上对IVMF中电容精确性的对比。TBF插入规则中,fill的宽度以及其之间的间隔是固定的,只有长度可以有区别。如下图()所示,实际的GDS MF插入后,对于整个设计的总体寄生电容的增加在4%左右。其中某些net的电容增加甚至会达到20%-50%,对于这样幅度的增加,在芯片设计中是无法接受的。UHzEETC-电子工程专辑

下图()所示中,我们对IVMF的寄生抽取和GDS MF的抽取结果进行对比,其最大误差在1%左右。由此通过采取IVMF的方法,在此芯片设计中,有效的提高了工程师的工作效率,也节省了整个设计周期。UHzEETC-电子工程专辑

 cadence11.jpg  UHzEETC-电子工程专辑

cadence12.jpgUHzEETC-电子工程专辑

之前的段落中提到过IVMF与实际MF之间稍有误差,那么这些误差为什么会产生呢?从实际插入MF的部分来看,MF生成工具对每一层需要填充金属层都会提供多个不同的插入规则 (rule),针对大小、间隔不同的区域,所插入的实际MF其大小,间距都会有所不同,如下图所示。UHzEETC-电子工程专辑

UHzEETC-电子工程专辑

 cadence13.jpgUHzEETC-电子工程专辑

IVMF对同一金属层,出于对计算时间的考虑,目前只支持按照同一种规则去模拟MF。针对大小不一的这些MF,推荐使用较小的MF规则去进行模拟。这样IVMF模拟出来的寄生参数更接近实际情况,对于整体的时序分析的影响最小。UHzEETC-电子工程专辑

2.2 清晰简单的用法

使用IVMF的时候,只需要添加两个额外的规则文件,scheme 文件和rule文件。Scheme文件用来定义每一层金属线的名字和其对应的层次分类的名字,以及其在绕线时的走向。Rule文件则是用于定义Dummy Metal的插入规则。UHzEETC-电子工程专辑

Metal Scheme 文件:UHzEETC-电子工程专辑

金属层名   金属层类名   布线方向UHzEETC-电子工程专辑

。。。。。。UHzEETC-电子工程专辑

IVMF 规则文件:UHzEETC-电子工程专辑

金属层类名        布线-MF 间隔 等等UHzEETC-电子工程专辑

。。。。。。UHzEETC-电子工程专辑

       以上规则文本可以根据设计手册中的MF规则来生成,或者根据实际的MF在版图中的测量来生成。需要的话,可以参照从实际MF提取的结果调节IVMF规则表的精度。一旦确认了精度,规则表可适用于相同工艺的设计版图。UHzEETC-电子工程专辑

       Quantus会在进行寄生参数提取时根据版图的环境和上述规则表,在几乎不需要额外运行时间的情况下实时模拟精准的MF的效果。UHzEETC-电子工程专辑

三、先进工艺(7nm)研发中实例分析

7nm的设计中,分析表明metal fill会对较大的net (>50fF) 产生多达17%Tcap增长,从而对于时序会有极大的影响。通过运用Quantus IVMF功能,我们发现对于这些大net上的寄生参数的抽取有了极大的帮助。对于整个设计,总体的平均偏差为0,标准偏差在1.55%以内。对于这些较大的net,偏差也不会超过1-2%UHzEETC-电子工程专辑

 cadence14.jpg  UHzEETC-电子工程专辑

有无MF最大误差在17%左右  UHzEETC-电子工程专辑

cadence15.jpgUHzEETC-电子工程专辑

            IVMFReal MF最大误差在1-2%左右UHzEETC-电子工程专辑

另一个N7的设计中表明,某些metal fill在较小net (<20fF) 上对寄生电容的影响可以多达40%Quantus IVMF功能不仅显著改进了这些小net上的寄生信息的抽取,而且对于整体net的分析也达到了有效提升。UHzEETC-电子工程专辑

UHzEETC-电子工程专辑

cadence16.jpgUHzEETC-电子工程专辑

有无MF最大误差在40%左右    UHzEETC-电子工程专辑

 UHzEETC-电子工程专辑

cadence17.jpgUHzEETC-电子工程专辑

                        IVMFReal MF最大误差在2%左右UHzEETC-电子工程专辑

 四、总结UHzEETC-电子工程专辑

Quantus中提供的IVMF功能在各个工艺节点都具有很高的精度,其对于Metal Fill的模拟可以帮助工程师在布局绕线的同时考虑到Metal Fill对于芯片整体的影响,从而有效提高整体的设计效率,保证整体设计周期。UHzEETC-电子工程专辑

EETC https://www.eet-china.com
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 处理MOSFET非线性电容 电荷平衡技术最初是为能够产生超结(superjunction)MOSFET的高电压器件而开发的,现在该技术也扩展到更低的电压。虽然该技术大幅度降低了RDSON以及所有的连结电容,但它也使得后者更加非线性化。MOSFET中的有效存储电荷和能量确实减少了,并且是显著地减少了,但是,计算这些参数或比较不同的MOSFET以获得最佳性能,已经成为一项相当复杂的事情。
  • 毫米波人体扫描仪市场:过去、现在和未来 全身扫描仪已经成为全球安全与威胁检测工具包的重要组成部分。随着射频、微波和毫米波技术的不断发展进步,利用这种技术的全身扫描仪也变得流行起来。全身扫描解决方案的总体接受程度在很大程度上取决于其性能、设计和商业可行性。本文讨论了这些全身扫描仪的系统集成商如何做出正确的技术设计和合作伙伴选择,从而更自信地为这个快速增长的市场提供商业上可行的解决方案。
  • 利用本性、借力培育打造令人惊叹的AI SoC 将高级AI功能集成到SoC中经常会暴露SoC架构的软肋。 SoC的DNA(其“本性”)强壮程度依赖于其设计环境(其“培育”)所赋能。了解如何选择合适的工具和流程,特别是正确的IP,可以帮助你培育表现出色的AI SoC。探索Synopsys的 DesignWare IP,可助你实现令人惊艳的AI。
  • 检测并强化对非侵入式篡改的攻击 为硬化电源中的变压器防止磁篡改,一种选择是屏蔽变压器;但是,这只在一定程度上有效。第二种选择是选择足以应对预期的磁篡改攻击的具有完全磁免疫力或磁阻的变压器。对于不会吸收太多电流的系统,第三种选择是使用不带任何磁性元件的电容降电源。
  • RDIMM或LRDIMM适合你的设计吗? 下一代DDR5缓冲芯片呼之欲出,服务器和系统设计人员将很快将DDR5服务器双列直插存储器模块(DIMM)缓冲芯片组纳入其新设计中。但服务器/系统设计师可能在思考的问题是:在带寄存器的DIMM(RDIMM)或减负(load-reduced)DIMM(LRDIMM)间如何取舍?了解RDIMM和LRDIMM之间基本差异非常重要,因为这些差异如何有助于指导你正确使用DIMM进行设计。某些规范对于帮助你确定要使用的DIMM也至关重要。最后,了解一些关键设计注意事项是有帮助的,它们可作为选择正确DIMM类型的基础。
  • 如何使用可编程斜坡发生器外设产生电压斜坡信号? 电压斜坡信号可以用在需要电压呈线性变化的电路中,通常用作参考信号、斜率补偿器或电压扫描发生器。可以使用众多Microchip PIC单片机上提供的可编程斜坡发生器(PRG)外设来创建此类信号,这不会产生任何处理器开销。在多个输入源的触发下,PRG能够产生下降斜坡、上升斜坡或交替上升-下降斜坡。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告