向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

处理MOSFET非线性电容

时间:2019-05-14 作者:Sanjay Havanur,系统应用部高级经理,Vishay Siliconix公司 阅读:
电荷平衡技术最初是为能够产生超结(superjunction)MOSFET的高电压器件而开发的,现在该技术也扩展到更低的电压。虽然该技术大幅度降低了RDSON以及所有的连结电容,但它也使得后者更加非线性化。MOSFET中的有效存储电荷和能量确实减少了,并且是显著地减少了,但是,计算这些参数或比较不同的MOSFET以获得最佳性能,已经成为一项相当复杂的事情。

自从30多年前首次推出以来,MOSFET已经成为高频开关电源转换的主流。该技术一直在稳步改进,目前我们已经拥有了对于毫欧姆RDSON值的低电压MOSFET。对于较高电压的器件,它正快速接近一位数字。实现这些改进的两个主要MOSFET技术进展是沟槽栅极和电荷平衡结构[1]。电荷平衡技术最初是为能够产生超结(superjunction)MOSFET的高电压器件而开发的,现在该技术也扩展到更低的电压。虽然该技术大幅度降低了RDSON以及所有的连结电容,但它也使得后者更加非线性化。MOSFET中的有效存储电荷和能量确实减少了,并且是显著地减少了,但是,计算这些参数或比较不同的MOSFET以获得最佳性能,已经成为一项相当复杂的事情。0opEETC-电子工程专辑

0opEETC-电子工程专辑

图 1a. 沟槽MOSFET的结构及其电容 0opEETC-电子工程专辑

20190514-mosfet-2.png0opEETC-电子工程专辑

图 1b. 等效电容0opEETC-电子工程专辑

与MOSFET相关的三个电容的基本定义如图1a和1b所示。以VDS的函数的方式测量这些电容并不是一件直截了当的工作,在此过程中需要它们中的某些被短路或开路(left floating)。产品资料中最后测量和给出的如下定义的三个值:0opEETC-电子工程专辑

CISS = CGS + CGD COSS = CDS + CDG CRSS = CGD0opEETC-电子工程专辑

在这三个数值中,输入电容CGS是非线性程度最低的。它是栅极结构和源极之间的电容,并且不太作为VDS的函数而变化。另一方面,CGD是极端非线性的,对于超结器件而言,在第一个100V内变化范围几乎达到三个数量级。它也有助于在VDS= 0时所看到的对于CISS的微小步长。0opEETC-电子工程专辑

最近,很多人有兴趣了解COSS的特性以及它对高频开关的影响。这有几个原因,例如,COSS存储的电荷和损耗已经成为实现高频AC-DC转换器的最大挑战。一般来说,任何与电容相关的损耗都与所施加电压的平方成正比。正如文献[3]中指出的那样,相同的电容器在550V时的储存能量和损耗比12V时高2100倍。随着人们日益关注降低RDSON,导通损耗已经显著下降,但是COSS并没有成比例下降。例如,在早些时候,600V MOSFET在TO-220时的最低RDSON曾经是340 m。而现在,该数值在600V超结器件中已经下降至65 m。对于电容而言,在不同的技术之间比较具有相似RDSON值的器件更有意义。图2 比较了两种器件的电容:一个是SiHP17N60D,它是一种平面器件;另一个是SiHP15N60E,它是一种超结MOSFET,具有接近但略低的RDSON。请注意,这些数值是以对数刻度绘制的。对于超结器件,COSS在100V时已经从136 pF降低到67 pF,但它也变得更加非线性。在平面器件中,COSS在VDS= 0V与100V时比率为25:1,但现在已经上升三倍达到75:1。在VDS= 0时,COSS值大于输入电容CISS的情况并不少见。0opEETC-电子工程专辑

20190514-mosfet-3.png0opEETC-电子工程专辑
0opEETC-电子工程专辑
图 2. 平面MOSFET与超结MOSFET的电容比较0opEETC-电子工程专辑

参考文献[4] - [9]从多方面尝试解释COSS的非线性性质,并就其对高频开关的影响提出了新见解。在对COSS曲线进行积分、模拟以及其它复杂处理之后,这些文献大多数都重新确认了电容的非线性性质。人们引入、模拟和分析了“小信号”电容和“大信号”电容等术语。除了在技术上不正确之外,这些新术语从行业实践角度看也没有产生什么区别。可以看出,所谓的大信号电容无非是与时间相关的值COTR,该数值在参考文献[4]发表后的许多年来一直被MOSFET行业所规范。在精细仿真结果与产品资料数值之间突出差异依然很好地处于MOSFET的产品描述和批量生产中所涉及的公差范围内。0opEETC-电子工程专辑

另外一个分析方法提出了在与COSS串联时的隐藏电阻,即ROSS,用于描述与非线性电容相关联的所有原因不明的损耗(见参考文献 [10])。但这与基本电路理论相矛盾,该理论明确指出:电容器充放电损耗完全由存储在其中的能量所决定,而与任何串联电阻的值无关。关于ROSS,没有人提出过任何半导体层面的解释或实验验证,而该论文中所提供的波形清楚地显示出导通的MOSFET体二极管,它为这些损耗提供了更简单(如果不是太奇特的话)的解释。事实上,体二极管导通在对具有感应负载的任何桥式电路进行分析时都是一项基本考虑因素。在其他最近的同行审议会议出版物中(参考文献 [11]和[12] )已经提出,COSS中的存储电荷和能量都存在迟滞现象,并且在不同的电压路径下可能存在差异。这种迟滞的意义在于,电荷守恒原理不适用于功率MOSFET。0opEETC-电子工程专辑

它不是要挑战物理学的基本定律,而是要重新审视他们,并验证它们是否正确地在适当场合加以正确运用,这更有启发性。调查提出了一个不解之谜,因此可能进行得有点引人入胜 —0opEETC-电子工程专辑

如果两个电容并联连接,充电到相同的电压并保持完全相同的存储电荷,那么,是否必然得出结论说,它们也存储了相同的能量?0opEETC-电子工程专辑

根据众所周知的公式Q=CV和E=½ CV2,答案应该是肯定的“是”。情况似乎应当是,即使电容是非线性的,这个结论在任何电压下也都应当成立。但遗憾的是,关于存储的电荷和能量的那些熟悉的公式并不是普遍有效的,它们只适用于恒定电容这种特殊情况。更基本的关系是将电容定义为电荷转换(w.r.t.)电压的变化速率,而电压本身被定义为单位电荷能量变化的度量。换句话说,基本的关系是0opEETC-电子工程专辑

C = dQ/dV 和 V = dE/dQ0opEETC-电子工程专辑

关于电荷和能量的简单方程在推导时存在静态电容这一隐含假设。对于非线性电容,必须通过在电压上分别积分电容和电荷来导出电荷和能量。为了进一步说明这一点,请考虑图3描述的两个电容器。基准值由电容器CREF提供。另一电容器CV从1.5 x CREF 到0.5 x CREF线性变化。在100V时,它们携带相同的电荷。0opEETC-电子工程专辑

观察这两个电容器的C x V面积可以清楚地看到这一点,并且也可以通过在电压上对电容值进行积分来验证。然而,所存储的能量是完全不同的。如果在电压上对所存储的电荷进行积分,可以发现,CREF仅具有在100V时所存储能量的83.3%。还可以看到,在75V时,CV所存储电荷比CREF多10%,但两者的能量是相同的。0opEETC-电子工程专辑
20190514-mosfet-4.png0opEETC-电子工程专辑
图 3. 恒定电容与可变电容的对比0opEETC-电子工程专辑

MOSFET制造商多年来一直在进行这些积分,但他们不是将其指定为电荷和能量,而是将其转换为两个不同的等效电容。0opEETC-电子工程专辑

COTR – 一个固定电容,其在充电至80% VDSS时具有与COSS相同的存储电荷0opEETC-电子工程专辑

COER – 一个固定电容,其在充电至80% VDSS时具有与COSS相同的存储能量0opEETC-电子工程专辑

参考文献[4]给出了“有效”COSS在80%额定电压情况下的经验值,它与时间相关的等效电容相同。但是,该应用说明并未区分COTR和COER,它们两者已经变得非常不同,需要单独处理。请注意,COTR和COER两者本身都是电压的函数;对非线性函数进行的任何积分将总是产生另一个非线性函数。因此,产品资料把它们定义在某个具体的电压之下,例如额定VDS的80%或400V。对于相同的COSS,存在两种不同的“等效”值,一个用于存储电荷,另一个用于能量,这一事实多多少少能够解答上述难题。0opEETC-电子工程专辑

COTR和COER不仅互不相同,而且它们之间差异的程度可作为测量非线性的指标。在我们的例子中,1.5:0.5的电容范围会在COTR与COER之间产生16.7%的差异。对于SiHP15N60E而言,相同的COTR/COER比率几乎是3.6。对于其他超结器件,电容范围可能宽于100:1,而且COTR/COER之比可能高于10。图4a突出了SiHP15N60E中存储电荷与能量之间的差异。作为电压的函数,这两个相关参数的变化率有着显著不同。超大COTR以及由此所隐含的超大总存储电荷,需要在所有的桥配置中加以考虑,尤其是那些运行在ZVS模式下的配置。对MOSFET的输出电容放电与对其进行消能(de-energizing)是不太一样的,应当根据COTR进行设计计算,而不应当根据COER。当然,COER和能量对于计算开关损耗仍然是需要的(参考文献 [3])。0opEETC-电子工程专辑

现在应该很清楚了,COSS在任何电压下的绝对值不再有什么意义。用户也不再需要它。它本身不是与电路相互作用的电容,而是定义该行为的存储电荷和能量。如果你考察任何涉及COSS的设计计算,你将会发现,在某种地方,它通过与相关电压因子相乘而被转化为存储电荷或能量。为了进一步帮助系统设计人员,包括Vishay在内的一些MOSFET制造商目前已经在其高电压产品资料中除了提供COTR和COER之外,还提供完整的EOSS曲线,如图4b所示。对于100V MOSFET,通常把QOSS规定在50%,以帮助在48V ZVS桥接线路中进行死区时间分析。0opEETC-电子工程专辑

20190514-mosfet-5.png0opEETC-电子工程专辑

图4a. COSS储存电荷和能量与电压的对比 0opEETC-电子工程专辑

20190514-mosfet-6.png0opEETC-电子工程专辑

图4b. 电容和存储能量与电压的对比0opEETC-电子工程专辑

类似的考虑也适用于栅漏电容CRSS,但其价值远远低于COSS。根据定义,其值已经包含在本文开始提及的对COSS的测量中。C RSS的非线性特性实际上在很早以前就被认为是一个问题,而且一直在各种文献中有所阐述。栅极电荷曲线中的QGD成分也不过是CRSS中的总存储电荷,该电荷需要在开关接通或断开期间注入到栅极或从栅极移除。请注意,栅极电荷曲线的分段线性分割并不是由于所涉及的电容的任何非线性特性所致。打开MOSFET的过程涉及到对两个不同的电容器进行充电,这两个电容在关断状态下有不同电压(见参考文献[2])。0opEETC-电子工程专辑

在处理MOSFET时,牢记这一点是很有用的:它的电容并不是由电介质所隔开的两个电极组成的。它们的电容在本质上是短暂的,主要出现于开关间隔期间,此时器件受到高dV/dt的影响。等效电路中显示的电容揭示了半导体材料中的有源电场与其电流之间的相互作用。只有当这种关系是线性时,这种揭示才是有意义的。对于我们在当今的MOSFET器件中看到的极端非线性情况,可以丝毫不夸张地说,根本不存在COSS或CRSS这样的事情。对电容曲线进行积分无法揭示出它们如何与电路的其余部分进行相互作用的任何信息。设计人员不应当尝试线性化并以某种方式拉直该曲线,而是需要专注于基础知识,并直接处理存储的电荷和能量。0opEETC-电子工程专辑

参考文献:

[1] Sanjay Havanur 和Philip Zuk. “功率MOSFET基础原理:了解超结技术”,Vishay应用注记AN-849,2015年4月0opEETC-电子工程专辑
[2] Sanjay Havanur, “功率MOSFET基础原理:理解开关过程”,Vishay应用注记AN-850,2015年6月0opEETC-电子工程专辑
[3] Sanjay Havanur, “谨慎处理零电压开关”,2016年4月通讯0opEETC-电子工程专辑
[4] 国际整流器,“功率MOSFET输出电容COSS更真实的特征”,AN-1001,1999年。0opEETC-电子工程专辑
[5] Shen, Z. John, Yali Xiong, Xu Cheng, Yue Fu 和Pavan Kumar. “功率MOSFET开关损耗分析:一项新洞察”。2006年 IEEE工业应用会议第四十一届IAS年会,第3卷,第1438-1442页。0opEETC-电子工程专辑
[6] M. Orabi, A. Abou-Alfotouh 和 A. Lotfi. “Coss电容对同步降压转换器损耗的贡献”,功率电子器件专家会议 (PESC),2008年,第666-672页0opEETC-电子工程专辑
[7] Drofenik, U., A. Muesing, 和 J. W. Kolar. “功率电子器件多域仿真中的电压相关电容器”。2010年国际功率电子器件会议(ECCE亚洲)会议录,第643-650页。2010年。0opEETC-电子工程专辑
[8] Costinett, Daniel, Regan Zane, 和 Dragan Maksimovic. “开关模式电源转换器中非线性器件电容的电路定向建模”。功率电子器件的控制与建模(COMPEL),2012 IEEE第13期研讨会,第1-8页。IEEE,2012年。0opEETC-电子工程专辑
[9] Elferich, Reinhold. “关于非线性电容的一般ZVS半桥模型以及在LLC设计中的应用”。2012年IEEE能源转换大会及展览会(ECCE),第4404-4410页。 0opEETC-电子工程专辑
[10] “功率MOSFET在零电压开关应用中与Coss相关的能量损耗”,JB Fedison等,IEEE应用功率电子器件会议及展览会(APEC),2014年,第150-156页0opEETC-电子工程专辑
[11] Roig, Jaume, and Filip Bauwens. “在采用超结FET的谐振转换器中异常滞后的原因”。IEEE关于电子器件的报告,第62期,第9辑(2015年),第3092-3094页。0opEETC-电子工程专辑
[12] Fedison, J. B., 和 M. J. Harrison. “高级超结MOSFET中的Coss滞后”。2016年IEEE应用功率电子器件会议及展览会(APEC),第247-252页。
0opEETC-电子工程专辑

 0opEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 干货:华为“鸿蒙”所涉及的微内核究竟是什么? 关于微内核的定义,这里有一份简单的描述:内核运行在内核态,只包含基本的多任务调度功能;其他系统服务都运行在用户态,包括文件系统,网络协议栈,甚至内存管理,驱动都是一个个独立的用户态进程,并相互做内存隔离。应用需要使用系统服务时,都通过IPC发送消息来使用其他用户态服务。
  • 电动汽车中的SiC开关将会主导动力传动系统吗? 宽带隙(WBG)半导体正被应用于包括电动汽车在内的各类功率转换器中。其承诺的更高效率和更快转换速率将节省成本、尺寸和能源,它通常被运用在充电器和辅助转换器中,但尚未在牵引逆变器中大量取代IGBT。本文将介绍最新一代SiC FET,因其提供低于IGBT的损耗以及在高温和多重应力下被证实的短路鲁棒性,而成为新型逆变器设计的绝佳选择。
  • 如何让MCU进入睡眠状态节省能耗? 我们探讨过在每种Arm Cortex-M处理器上可以找到的低功耗模式的基本原理,以及如何使用WFI和WFE指令让处理器进入睡眠模式。实际上我们真正要了解的是,低功耗模式如何在真正的微控制器上实现?这些模式是如何影响嵌入式系统的?在这篇文章中,我们将更详细探讨如何让微控制器进入睡眠状态并看看到底能够节省多少能耗。
  • 硬件安全在实现工业4.0愿望中的作用 涉及工厂数字化的工业4.0对工业市场领域的组织领导者来说有着不同的意义,随着工厂设备变得智能化和互联,数字化影响可能对网络安全产生广泛的影响。工厂的数字化正在改变价值链的各个方面,并直接影响企业的顶线和底线。
  • 112Gbps LR SerDes PHY采用CTLE和时间交错闪存ADC以降 目前最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数,从而通过减少比较器的数量和最小化DSP中的位数来为整个系统提供最小的芯片面积和功耗开销。在这项设计工程中,CTLE的价值在于降低了所需的ADC分辨率。在CTLE电路和闪存ADC尺寸与数量之间寻找平衡点,对最小化ADC位数以实现最小系统面积和功耗开销起着关键作用。
  • 形式验证简介及其三种技术形式 形式验证是一种自动检查方法,它可以捕获许多常见的设计错误,并发现设计中的歧义之处。硬件系统有许多应用都至关重要,其产生的任何故障都可能导致极大的经济损失或物理损害。 本文将讨论形式验证及其各种技术形式。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告