向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

MOSFET Qrr——在追求能效时,忽视这一参数是危险的

时间:2019-09-06 作者:Mike Becker,安世半导体 阅读:
在电流流经MOSFET体二极管的应用中,反向恢复电荷Qrr会引起一些重大的挑战,设计工程师需要仔细处理。在低功耗充电器和适配器产品应用中,其开关频率高且负载电流一般小于5A,对I2R损耗的关注较少,设计工程师应密切关注动态损耗。选择低Qrr MOSFET可以降低尖峰值,提高效率,降低EMI辐射。

在为许多类型的消费和工业应用设计电源时,效率往往是最重要的因素,这些应用包括手机、平板电脑和笔记本电脑、可充电的电动工具和LED照明,以及不计其数的其它产品。 一些应用需要高效率,以满足法定要求,或只是减少散热,从而实现更小、更轻的最终产品设计。选择同步MOSFET来满足所有这些要求可能是一项较为困难的任务。kqEEETC-电子工程专辑

当然,工程师首先会查看显眼的数据表参数,选择电压和电流额定值合适的器件。由于效率很重要,大多数器件首先按照RDS(on)选择。 然后依据开关频率选择动态参数;例如,栅极电荷Qg和Qgd可以很好地反映栅极的预期损耗。Qg品质因数(FOM = RDS(on) x QG)也可以很好地反映开关应用中MOSFET的效率,同时MOSFET的电容,Ciss、Coss、Crss可以反映漏极-源极尖峰和栅极扰动是否会成为问题。低电容也有助于提高效率。最后,器件必须能够适合于您的设计,所以您需要查看其尺寸和所采用的封装。kqEEETC-电子工程专辑

然而,还有另一个参数Qrr常常被忽略,它通常位于数据表的底部。在电流流经MOSFET体二极管的应用中,例如,在同步整流器和续流应用中,反向恢复电荷Qrr会引起一些重大的挑战,设计工程师需要仔细处理。kqEEETC-电子工程专辑

Qrr或反向恢复电荷是当二极管正向偏置时,在MOSFET体二极管的PN结累积的电荷。在大多数应用中,电流在每个开关周期流过体二极管两次,导致电荷累积。之后的电荷释放,要么是在MOSFET内部,要么是作为附加电流(Irr)短暂地流过高边MOSFET,并在系统中造成额外的损耗。kqEEETC-电子工程专辑

尖峰特性

反向恢复电流(Irr)也与PCB的寄生电感相互作用,导致漏极-源极电压(VDS)出现尖峰。这些尖峰可以通过降低PCB的电感或选择Qrr较低的MOSFET来降低。 如果不能在设计阶段解决尖峰问题,往往导致工程师不得不使用更高的电压等级,因此项目后期需要使用价格更高昂的MOSFET。kqEEETC-电子工程专辑

但这仍然留下了一个问题。如果不加以处理,则漏极引脚上的尖峰可以经由电容耦合到栅极引脚上,导致所谓的“栅极扰动”。如果栅极扰动超过MOSFET的阈值电压,则发生交叉导通,且MOSFET可能在应该关闭时导通。如果高端MOSFET和低端MOSFET同时导通,电源轨之间会产生直通电流,造成较大的功率损耗,并有可能损坏MOSFET。kqEEETC-电子工程专辑

让我们来更详细地研究一下这个问题。在大多数应用所需的死区时间,电流在每个开关周期会流过体二极管两次。让我们首先考量一下在同步场效应晶体管导通之前会发生什么。由于在死区时间内电流将流经体二极管,因此有些负载电流将作为积累电荷(Qrr)被捕获。kqEEETC-电子工程专辑

当同步场效应晶体管导通时,则积累的电荷在MOSFET内部释放。因此,部分负载电流由于Qrr效应而损耗,导致同步场效应晶体管内产生I2R损耗。kqEEETC-电子工程专辑

在第二种情况下,当高边MOSFET导通时,MOSFET的体二极管再次发生反向偏置。附加电流Irr会短暂流经高边MOSFET,直到积累的电荷Qrr完全耗尽。电荷耗尽不是瞬间完成的,Irr通常会流动几十纳秒,直到Qrr耗尽。反向恢复时间Trr被引用于数据表中。在这种情况下,Irr会在高边MOSFET中导致额外的I2R损耗,如图1所示。kqEEETC-电子工程专辑

20190906-001.pngkqEEETC-电子工程专辑

图1:Irr导致高边MOSFET中额外的I2R损耗kqEEETC-电子工程专辑

Vds尖峰

反向恢复电流尖峰Irr也与PCB的寄生电感相互作用,产生电压尖峰,其中:kqEEETC-电子工程专辑

V = L x (di/dt)。kqEEETC-电子工程专辑

MOSFET的耐压值选择应该适当,以确保击穿电压额定值(BVDS)高于最大尖峰值;通常采用80%降额。测量的尖峰值为80V 时,Vds的耐压一般要求采用BVDS至少100V的MOSFET。kqEEETC-电子工程专辑

栅极扰动

当Vds尖峰出现时,设计人员还应该在他们的应用中查看栅极扰动。由于MOSFET的所有三个端子之间都有电容,因此漏极引脚上的任何尖峰也将通过电容耦合到MOSFET的栅极引脚上。在极端情况下,如果栅极扰动超过MOSFET的阈值电压,则MOSFET会进入导通状态。kqEEETC-电子工程专辑

预驱电路通常需要设置死区时间,以保证高边MOSFET和低边MOSFET不能同时导通。但是,当栅极扰动发生时,低边与高边MOSFET同时导通,导致直通电流在电源轨之间流动,从而引起I2R损耗过大,在极端情况下会导致MOSFET损坏。kqEEETC-电子工程专辑

所有MOSFET都不是相同的

对于100V MOSFET,在4~8mΩ导通电阻区间内就不同MOSFET供应商的数据表参数进行比较时,可以发现不同供应商的Qrr存在很大差异。对于具有类似导通电阻的MOSFET,安世半导体的NextPower 100V技术提供的Qrr通常比其他MOSFET供应商低30%到100%。kqEEETC-电子工程专辑

在典型应用中,因为很难分离和测量单个Qrr效应,因此我们依赖于仿真来模拟其效应。kqEEETC-电子工程专辑

对7mΩ MOSFET PSMN6R9-100YSF的Spice 仿真显示,当Qrr增大至2倍时,产生的尖峰电压可以增加约8%,如图2所示。kqEEETC-电子工程专辑
20190906-002.jpgkqEEETC-电子工程专辑
图2:通过一款7mΩ MOSFET的Spice仿真显示,当Qrr增大至2倍时,产生的尖峰电压增加约8%kqEEETC-电子工程专辑

选择低Qrr MOSFET也可以显著提高效率,特别是在低负载电流下。kqEEETC-电子工程专辑

结论

在低功耗充电器和适配器产品应用中,其开关频率高且负载电流一般小于5A,对I2R损耗的关注较少,设计工程师应密切关注动态损耗。选择低Qrr MOSFET可以降低尖峰值,提高效率,降低EMI辐射,如图3所示。kqEEETC-电子工程专辑
20190906-003.jpgkqEEETC-电子工程专辑
图3:低Qrr MOSFET可以降低尖峰值,提高效率,降低EMI辐射kqEEETC-电子工程专辑

本文同步刊登于电子工程专辑杂志2019年9月刊kqEEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 攻克小型电池供电器件中低静态电流的设计挑战 得益于小型化、Bluetooth®通信和嵌入式处理方面的进步,现代助听器具有比以往更多的功能,从流媒体音乐到能够通过智能手机上的应用程序调节听力放大。
  • 开发人员如何为嵌入式设计选择最优的8位MCU? 虽然8位MCU已在不断发展的MCU领域中占据一席之地,但嵌入式开发人员必须纳入新的考量因素。使用8位MCU的好处包括相对较低的成本和易用性,但这可能受到工具隐形成本、支持软件不足、误导的数据手册参数和缺乏可扩展性的影响。在为您的下一个设计评估适合的MCU时,记住所有这些考量因素可以大大提高您现在和长期的市场成功机会。
  • I2C隔离调试那些事 本文基于荣湃半导体公司iDivider智能分压技术,应用了电容分压的原理,相对于其他隔离技术电路更为简化,功耗更低,速度更快,抗干扰能力增强。I2C隔离调试中一些调试技巧和案例分析,以及其典型电路和应用方法做了详细介绍。
  • 空中软件更新为联网汽车提供数据保护确保安全性 最近许多起针对互联汽车的黑客攻击已经引起了巨大轰动,这对系统的安全性提出了挑战。互联汽车的安全性至关重要,这一点目前对于 OEM 来说已经是显而易见的了。当汽车成为一种车主用来通信的个人移动设备、并且还可能通过应用来实现个性化时,这种设定就会在很大程度上受到潜在攻击者的操纵。那么汽车业如何来保护自身以及客户来免受黑客攻击呢?
  • GDDR6接口通道之特殊设计考量 本文探讨了几个设计考量和方法用以缓解GDDR6 DRAM实施所带来的挑战。特别指出了在整个接口通道保持信号完整性的重要性。必须特别重视GDDR6存储器接口设计的每个阶段,才能够成功解决信号完整性问题。
  • JEDEC软复位——嵌入式开发人员的福音 串行外设接口(SPI)广泛应用于将外设和存储器连接到嵌入式系统中的微控制器或处理器中。为使主机处理器能够更容易地重置SPI存储器,行业标准组织JEDEC定义了一种串行复位协议,替代了使用专用复位引脚来进行复位。本文介绍了该复位协议及其用法,特别参考了扩展SPI(xSPI)和串行非易失性存储器的执行代码。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告