向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

市场需求扩大,台积电5纳米工艺提前至明年3月量产

时间:2019-09-23 作者:网络整理 阅读:
近日,晶圆代工龙头台积电董事长刘德音表示,台积电的5纳米将在2020年正式量产,进一步引起市场关注之后,现在有媒体报导,因为大客户抢5纳米产能的关系,不但使得台积电将量产时间提早至2020年第1季,也进一步提高每个月的预订产能。

近日,晶圆代工龙头台积电董事长刘德音表示,台积电的5纳米将在2020年正式量产,进一步引起市场关注之后,现在有媒体报导,因为大客户抢5纳米产能的关系,不但使得台积电将量产时间提早至2020年第1季,也进一步提高每个月的预订产能。jNTEETC-电子工程专辑

据此前报道称,台积电冲刺5纳米,已要求设备供应商今年10月以前将产能布建到位,预计明年,苹果将是第一个导入量产的客户。jNTEETC-电子工程专辑

据台湾《经济日报》的最新报导表示,台积电将5纳米工艺提前至2020年3月份量产的主因,是因为包括苹果、海思、AMD、比特大陆和赛灵思积极抢产能的情况,使得台积电的5纳米产能超乎预期,这也使得台积电将预定产能由每个月的5.1万片,提升至每个月7万片,增幅一口气达到近4成的水准。jNTEETC-电子工程专辑

报导指出,市场拉抬5纳米产能需求的主因,主要在于各国5G布建的加速,带动人工智能(AI)与高效能运算芯片的市场需求所造成。jNTEETC-电子工程专辑

台积电也强调,旗下5纳米较7纳米工艺多出1.8倍的逻辑密度,速度更快15%,效能功耗更上一层楼,支援次世代高端移动、高速运算芯片,锁定5G和人工智能(AI)市场。jNTEETC-电子工程专辑

20181009-wafer-1.jpgjNTEETC-电子工程专辑

而根据供应链的指出,目前台积电的主要客户对于导入5纳米工艺的情况也相当积极。除了原定的苹果即将在2020年发表新iPhone上搭载的A系列处理器,已经确定要采用5纳米工艺之外,华为旗下的海思也因为5G手机与基地台的推出时程加速,也在5纳米方面与台积电积极合作。jNTEETC-电子工程专辑

另外,还有旗下个人电脑处理器与绘图芯片近期均有优异销量表现的AMD,逻辑编辑元件(FPGA)大厂赛灵思,以及虚拟货币挖矿机龙头比特大陆等,都将在5纳米方面与台积电进行合作布局的情况下,使得台积电的5纳米需求超乎预期。jNTEETC-电子工程专辑

因此,根据规划,台积电已将5纳米预定产能由每个月的5.1万片,提升至每个月7万片,必要时更将提升至8万片的水准,而扩充的产能将落在南科的Fab 18的P3厂为主。jNTEETC-电子工程专辑

在芯片的设计、制造和封装产业链中,中国大陆企业公认的短板,在中游的制造。不过大陆第一大晶圆代工厂中芯国际刚在上月底发布2018年财报,该公司去年合计营收创下历史新高,中芯国际已在12纳米的工艺上取得了突破,今年14纳米制程有望实现量产。jNTEETC-电子工程专辑

对此,中信证券认为, 中芯国际具备超越国际二线厂商的能力。jNTEETC-电子工程专辑

责编:Yvonne GengjNTEETC-电子工程专辑

 jNTEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • iFixit再次拆解三星可折叠手机Galaxy Fold,屏幕和铰链 此前三星在召回首款可折叠手机Galaxy Fold的时候,曾要求知名拆解机构iFixit取消其负面评论。iFixit当时在文章中表示:Galaxy Fold可折叠手机无法防止灰尘损坏屏幕。现在,经过一些修改,Galaxy Fold再次向市场推出。iFixit近日又对新Galaxy Fold进行了拆解。
  • 三星开发出12层3D-TSV封装,24GB HBM即将量产 10月7日,三星电子宣布已率先在业内开发出12层3D-TSV(Through-Silicon Via,硅穿孔)技术。该技术在保持芯片尺寸的同时增加了内存容量,不久后将量产24GB的高带宽内存(HBM)。
  • 存储业垄断格局将会发生怎样的变数? 全球存储器垄断格局已经持续近20年,按2018年12月数据,韩国三星,海力士总计获得DRAM的73%及NAND闪存52%的市场份额,但是未来这样的垄断格局迟早可能会发生改变,因为这是全球市场化的基本规则。
  • 100GHz无线收发器将芯片带向6G领域 NCIC实验室团队打造了一种无线收发器芯片,能够传输超过100 GHz的信号,而且比现有系统能耗低,其成本也低。该收发器的传输频率远远高于任何与5G蜂窝通信有关的频率,所以研究人员将该器件描述为“超越5G”。“超越5G”的是创造一条技术途径,使无线系统能够与光纤相抗衡。
  • EUV微影技术的最佳时间点到了吗? EUV既复杂又昂贵,但EUV微影将在半导体工艺微缩至最小节点上不可或缺,关键是采用这种技术的时间点。
  • 芯片设计需善用IP资源:省人力、免验证、高规格、快流程 半导体设计及验证一般要一年以上,投片成本极高,不容闪失。设计专业需长期累积,若能善用已经投片验证的IP进行迭代设计,可大幅节省人力、降低风险、提高质量,并可加快研发流程,进而抢占市场先机,提高公司竞争力和盈利能力。然而若内部没有足够的IP,就需要向外寻求资源,首先要看的就是IP供应商的“专家技术支持”和“最新工艺技术支持”能力,以及IP成功案例。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告