向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

三星开发出12层3D-TSV封装,24GB HBM即将量产

时间:2019-10-09 作者:网络整理 阅读:
10月7日,三星电子宣布已率先在业内开发出12层3D-TSV(Through-Silicon Via,硅穿孔)技术。该技术在保持芯片尺寸的同时增加了内存容量,不久后将量产24GB的高带宽内存(HBM)。

10月7日,三星电子宣布已率先在业内开发出12层3D-TSV(Through-Silicon Via,硅穿孔)技术。该技术在保持芯片尺寸的同时增加了内存容量,不久后将量产24GB的高带宽内存(HBM)。d7dEETC-电子工程专辑
20191009-samsung-TSV-1.pngd7dEETC-电子工程专辑
据介绍,该技术能让DRAM芯片的堆叠层数从8层增至12层,是量产高效能芯片最具挑战的封装技术之一,需要极度精准,才能让12层DRAM芯片,透过6万个TSV穿孔的3D结构,垂直互连,厚度只有人类头发的1/20。d7dEETC-电子工程专辑

三星补充道:“利用这项新技术,可以堆叠12个DRAM芯片,同时保持与现有8层HBM2产品相同的封装厚度,即720微米(μm)。这对客户来说意味着即使系统设计没有任何变化,也可以生成高量和高性能的产品。不只如此,和现行PoP(Package on Package)封装的打线键合(wire bonding)技术相比,3D封装能缩短芯片间的数据传输时间,可提高速度、减少耗电。”d7dEETC-电子工程专辑

20191009-samsung-TSV-2.pngd7dEETC-电子工程专辑
d7dEETC-电子工程专辑
三星还透露,基于12层3D TSV技术的HBM存储芯片将很快量产,单片容量从目前的8GB来到24GB。d7dEETC-电子工程专辑

“最新的封装技术在AI、自动驾驶和HPC(高性能计算)等领域变得越来越重要,”三星电子DS部门副总裁Baek Hong-joo说道。“摩尔定律濒临界线,预料3D-TSV技术将益发重要,我们将通过12层3D-TSV技术在半导体封装领域保持领先地位。”d7dEETC-电子工程专辑

责编:Luffy Liud7dEETC-电子工程专辑

 d7dEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 100GHz无线收发器将芯片带向6G领域 NCIC实验室团队打造了一种无线收发器芯片,能够传输超过100 GHz的信号,而且比现有系统能耗低,其成本也低。该收发器的传输频率远远高于任何与5G蜂窝通信有关的频率,所以研究人员将该器件描述为“超越5G”。“超越5G”的是创造一条技术途径,使无线系统能够与光纤相抗衡。
  • EUV微影技术的最佳时间点到了吗? EUV既复杂又昂贵,但EUV微影将在半导体工艺微缩至最小节点上不可或缺,关键是采用这种技术的时间点。
  • Achronix加入台积电半导体知识产权(IP)联盟计划 基于现场可编程门阵列(FPGA)的硬件加速器件和高性能嵌入式FPGA(eFPGA)半导体知识产权(IP)企业Achronix半导体公司(Achronix Semiconductor Corporation)宣布已加入台积电IP联盟计划,该计划是台积电开放创新平台(OIP)的关键组成部分。
  • 芯粒时代来临,先进封装将延缓摩尔定律 好比扑克游戏,“掼蛋”是在原有的扑克游戏 “跑得快”和“八十分”基础上发展演化而来,掼蛋的最大魅力在于牌际组合间的变数,新手往往先把牌配死,并拟好出牌计划,然后守株待兔,这是初级阶段的呆板打法,完美的静态组合加上动态变化才是取胜之道。 芯粒模式就是一个新牌局,芯粒模式及其商业化还在探索中,商业模式创新可能会带来新的出路。
  • 市场需求扩大,台积电5纳米工艺提前至明年3月量产 近日,晶圆代工龙头台积电董事长刘德音表示,台积电的5纳米将在2020年正式量产,进一步引起市场关注之后,现在有媒体报导,因为大客户抢5纳米产能的关系,不但使得台积电将量产时间提早至2020年第1季,也进一步提高每个月的预订产能。
  • 时间是最好的答案:FD-SOI产业的这三年 对于FD-SOI的整理,我回溯到了3年前,以时间为链条,我们看看FD-SOI的发展速度和方向。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告