广告

PCI-SIG发布PCIe 6.0规格

时间:2019-11-07 作者:Anthea Chuang,EE Times Taiwan 阅读:
近期人工智能(AI)、机器学习(ML)的大行其道,对于服务器运算能力的要求越来越高,这对服务器内部传输速率带来新挑战,因此PCI-SIG近期也宣布了第六代规格PCIe 6.0。
广告

过去,小设备到服务器,都可以看得到PCI Express(PCIe)的身影,然而随着各种新兴应用的兴起,尤其是近期人工智能(AI)、机器学习(ML)的大行其道,对于服务器运算能力的要求越来越高。这不仅对服务器外部数据传输速率有新的需求,对服务器内部传输速率也带来新挑战,因此PCI-SIG近期发布了第六代规格PCIe 6.0。

PCI-SIG副总裁Richard Solomon表示,各种领域持续的发展并开创更多新应用商机,包括人工智能、汽车、云端、企业服务器、储存与个人计算机(PC)/行动设备/物联网(IoT)等,这些应用对于传输界面的需求虽各不相同,但都有PCIe接口可发挥的空间。无论先前PCIe众所周知的应用个人计算机主板、服务器与储存设备等,再到近期人工智能应用需要更高带宽、更高效能的传输接口,现有的PCIe技术都可满足现有的应用需求。其中,AI应用中,PCIe可实现从AI专用单一芯片连接至服务器或单一芯片连接到不同的服务器,且又可提供高速传输特性,因此对AI相关应用来说,将是相当适用的传输界面。

再者,由于汽车电气化、先进驾驶辅助系统(ADAS)与自动驾驶功能的发展势必得融入人工智能与机器学习,也给予PCIe新的机会。Solomon说明,内建ADAS或自驾功能,甚至是未来的全自驾车中为何需要PCIe?原因就在于,自驾车需处理许多来自摄像头或激光…等传感器撷取到的影像,并由图像处理器进行运算,才能从而判断车辆前方或周遭的物体,此时,能够满足车辆对高效能、可靠度、可维修性与可用性的PCIe,也将是车用市场较佳选择。

上述这些对于运算要求高的新兴应用,相对推动着主处理器芯片I/O传输速度的垂直性增长,也促使PCIe的传输速率也需一并跟上。Solomon指出,I/O带宽每3年会成长两倍,而新兴应用则是催促着PCIe须更加快传输速度的提升,也因此在2019年5月正式底定PCIe 5.0规格后,PCI-SIG马不停蹄的发布新的PCIe 6.0新版本。

pcie.jpg

每3年I/O传输带宽将双倍成长,而PCIe的传输速度的提升则是要比I/O更快。(数据源:PCI-SIG)

今年5月才底定的PCIe 5.0规格,传输速率可达32GT/s、向下兼容PICe 4.0及其先前的各代版本,并强化连接器的信号完整性与机械效能。PCIe 6.0规格除了将传输速率提升至64GT/s、可向下兼容前几代规格外,还增加超低延迟向前纠错(FEC)与其他提高带宽的机制。另外,PCIe 6.0编码规格未沿用 PCIe 5.0 的 NRZ(Non-Return-to-Zero),而是改采四阶脉冲振幅调变(PAM-4)。Solomon表示,PCIe 5.0规格的测试标准正在开发,应用市场也将在这两年内萌芽并快速成长,但为因应服务器中印刷电路板(PCB)上的主处理器与储存、内存和其他部分的高速连结需求,PCI-SIG顺势规划PCIe 6.0规格,正式标准预计在2021年底订颁布。

pcie-1.jpg

PCIe各代规格传输速率。(数据源:PCI-SIG)

Solomon不讳言,PCIe 5.0与6.0规格最大宗的应用是AI与机器学习服务器,且市场真正开展仍要等待服务器主处理器芯片大厂,如Intel与AMD,或是绘图处理器业者Nvidia…等处理器内部支持,再到主板业者推出内建PCIe 5.0或6.0规格后。PCIe整个生态系统已有一定的完整度,涵盖了IP、处理器、测试/认证实验室,以及缆线与其他周边,因此新规格的推出到建立完整生态系统无须花费很长的时间。而台湾有许多服务器代工大厂,这些业者也将会是PCIe新规格的首要采用者,因此PCI-SIG也将持续在台湾举办技术说明会及插拔大会。

值得注意的是,由于PCIe 5.0规格传输速率已达32GT/s;6.0则是64GT/s,如此高的传输速率也将带动其他组件的发展。Solomon举例说明,传输速率越高,信号越容易衰减这是必然会发生的问题,因此未避免信号衰减,以及提升信号完整性与“干净度”,复位时器(Retimer)组件将在PCIe 5.0与6.0系统中扮演重要角色。

责编:Luffy Liu

参考原文:AI/ML新應用驅動 PCIe 6.0規格登場

 

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • CTSD ADC系列之四:轻松驱动ADC输入和基准电压源,简化信 本文重点介绍新型连续时间Sigma-Delta (CTSD)精密ADC最重要的架构特性之一:轻松驱动阻性输入和基准电压源。实现最佳信号链性能的关键是确保其与ADC接口时输入源或基准电压源本身不被破坏。
  • 重构非易失性内存标准(NVMe) 应对未来更高存储需求 非易失性内存标准(NVMe) 规范正在被重新制定。在保证前几代产品能够向后兼容的同时,NVMe 2.0 能够在日益多样化的设备环境下进行更快、更简单的开发,甚至包括硬盘驱动器(HDD)。重新构建 NVMe 就是为了应对未来存储的更高需求。
  • 从原理到实例:详解SiC MOSFET是如何提高电源转换效率的 随着电源要求、法规管制以及效率标准和EMI要求的日趋严格,电源越来越需要采用开关功率器件,因为开关功率器件效率更高且工作范围更宽。与此同时,设计人员持续承受着降低成本和节省空间的压力,面对这些需求,需要替代经典硅 (Si) 基 MOSFET 的产品。碳化硅 (SiC) 现已成熟并发展到第三代,已经成为一种明智的选择。本文对Si和SiC进行了简要比较,介绍了Cree/Wolfspeed的SiC器件示例,并说明了如何使用此类器件进行设计。
  • USB-IF最新PD规范–PD 3.1规格介绍 继PD3.0之后,2021年5月USB-IF在Power Delivery加入了新的规格,并发表PD 3.1规范 (USB Power Delivery Specification Revision 3.1, Version 1.0),以下内容皆以PD 3.1 Spec简称。新的规范中加入EPR (Extend Power Rang) 功能,扩展PD 3.0供电最大瓦数100W的限制,增加到240W (48V 5A) ,并在文件中对其供电要求与行为加以定义,以下章节将由PD 3.1供电规格开始、并介绍EPR这个新功能。
  • 软硬结合的智能DDR PHY训练技术 DDR接口速率越来越高,每一代产品都在挑战工艺的极限,对DDR PHY的训练要求也越来越严格。本文从新锐IP企业芯耀辉的角度,谈谈DDR PHY训练所面临的挑战,介绍芯耀辉DDR PHY训练的主要过程和优势,解释了芯耀辉如何解决DDR PHY训练中的问题。
  • 高速数据通道中,转接驱动器与重定时器如何选? 转接驱动器和重定时器这类信号调节技术在许多系统环境中都非常有用。但当数据速率超过10Gbps时,转接驱动器便不再适合许多应用。在OIF/以太网生态系统中,重定时器已成为首选的信号调节器。在PCIe生态系统中,PCI4.0是转接驱动器的最后一搏,重定时器则可提供更好的解决方案。在USB生态系统中,USB4是一个转折点,此时转接驱动器已不是系统的最好选择...
  • 新款iPad Pro 2021成最受欢迎的 由于采用性能相对强大的M1处理器和mini-LED屏幕以及更多的创新,新款iPad Pro 2021已经成为消费者心目中最受欢迎。然而,iPad 2却已经在全球范围内被列入“复古和过时”的名单中。
  • 三星折叠屏手机Galaxy Z Fold 3 目前来看,折叠屏新机作为一种新的生产力工具,逐渐成为高端/平板的一种趋势,有报料称三星的Galaxy Z Fold 3发布时间或为7月,并且会引入新手势操控。

  • ​快人一步,一触即发|芯海科技信号 视频来源:iQOO手机官方微博8月17日晚,iQOO8系列未来电竞旗舰重磅发布,通过屏下双控压感实现更多样的操控体验,双指变四指手速度倍增,在保持机身简洁的同时助你成为自带BUFF的竞技
  • 泰艺电子推出小型化恒温控制晶体振 泰艺电子,频率控制解决方案的领先供货商,推出全新 NN 系列恒温控制晶体振荡器(OCXO),能够满足严格的频率稳定度要求,同时具备优越的相位噪声性能。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了