向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

开源硬件为RISC-V处理器铺路

时间:2019-12-10 作者:Nitin Dahad 阅读:
商用IP供货商UltraSoC宣布开放其RISC-V追踪编码器硬件,这不仅有助于开发人员加速RISC-V处理器的开发,同时也显示开源硬件运动正日趋成熟…
ASPENCORE

针对开源处理器的最大争论之一就在于开源环境的原生本质——“开放原始码”或“开源”(open source)意味着其支持生态系统可能相当零散,因而供货商无法保证开发人员在整个设计周期都能取得可用的工具和支持。2TlEETC-电子工程专辑

为此,UltraSoC日前宣布将透过OpenHW Group开放其RISC-V追踪编码器,并深信这将有助于克服这一挑战。UltraSoC首席技术官Rupert Baines在接受《EE Times》采访时强调这一举措是重要的一步:它提供生产级且符合标准的处理器追踪解决方案,可说是RISC-V开发人员的关键推动力,并可大力支持OpenHW Group为促进开源处理器的发展而打造开放的商用级生态系统之目标。2TlEETC-电子工程专辑

Baines解释,该公司一直在主导追踪与除错的标准化,这同时也是RISC-V开放社群着重的部份。“这是开源世界日趋成熟的指标。我们完全相信业界标准和开源的重要性;透过贡献该编码器工具,将有助于业界采用RISC-V、增强生态系统以及支持兼容性和一致性。开源在软件界已经是一种十分熟悉的模型了,但是在硬件领域,我们才刚开始探索这种强大途径的可能性。”2TlEETC-电子工程专辑

2TlEETC-电子工程专辑
RISC-V生态系统持续状大(来源:RISC-V Foundation)2TlEETC-电子工程专辑

他补充说,RISC-V指令集(ISA)提供了最初的动能,而像OpenHW Group等业界组织目前正进一步发展该架构。同时,所建立的法规架构也让硬件IP公司更有信心地授权其技术。2TlEETC-电子工程专辑

OpenHW Group首席技术官Rick O’Connor表示:“商业IP供货商UltraSoC贡献其追踪编码器硬件的这一事实显示,开源硬件运动正在加快步伐并日趋成熟。对于使用开源CPU的开发人员而言,处理器追踪技术至关重要:当我们致力于建立可提供强大商业级开源平台的完整生态系统时,可存取符合标准的RISC-V追踪解决方案可说是一大贡献。”2TlEETC-电子工程专辑

该开源RISC-V追踪解决方案将与RISC-V基金会(RISC-V Foundation)处理器追踪工作小组(Processor Trace Working Group)现正开发的处理器追踪标准完全兼容。 UltraSoC在2016年开发了原始版本的RISC-V追踪编码算法,随后即贡献该规格作为开源工具,如今并已推出该规格的前期标准建置了。自2016年以来,该公司一直在RISC-V基金会作出贡献,其技术长Gajinder Panesar并担任Processor Trace Group的联合主席。2TlEETC-电子工程专辑

Baines补充说,尽管该生态系统的某些部份也在采取不同的行动,建立其他的追踪和除错工作小组,但UltraSoC的价值在于支持多种标准和多种ISA。2TlEETC-电子工程专辑

UltraSoC预计将在2020年第一季末提供这些开源程序代码,包括该标准中预期会有的核心功能:用户还可以升级到UltraSoC的完整商用产品组合,从而能够使用其他更先进功能,例如乱序追踪、周期精确追踪以及针对更复杂性能分析所需的过滤器和计数器。此外,该商用产品组合与UltraSoC的监测与分析工具完全一致,不仅支持开发,还可车实现优化和网络安全应用。2TlEETC-电子工程专辑
20191210-101.jpg2TlEETC-电子工程专辑
UltraSoC RISC-V追踪/除错编码器架构(来源:UltraSoC)2TlEETC-电子工程专辑

该公司还将提供其UltraDevelo工具套件的评估式授权,进一步支持该开源版本。UltraDevelop工具套件提供基于Eclipse的环境,来自任何芯片的行为数据都可被加以撷取和可视化。而其所提供的硬件是产品质量/商业级,并包括测试台和验证测试。2TlEETC-电子工程专辑

UltraSoC的嵌入式分析技术几乎可为任何芯片结构的行为进行监测和分析,包括CPU、互连/NoC甚至是客制逻辑。而其监测架构还能让系统架构师自由选择第三方IP、需要自定义编码的设计部份,以及如何互连系统等。现在,这种“开放”途径的商业解决方案就反映在为处理器追踪和除错的商业级开源工具了。2TlEETC-电子工程专辑

OpenHW Group成立于2019年初,提供基于商用级RISC-V核心的开源CORE-V处理器,以及相关的处理器子系统IP、工具和软件。IP已经芯片和FPGA优化建置。这些核心可用于促进快速的设计创新,并确保大量生产SoC的有效制造。2TlEETC-电子工程专辑

编译:Susan Hong  责编:Yvonne Geng2TlEETC-电子工程专辑

(参考原文:UltraSoC Tackles RISC-V Support Challenge by Donating Trace Encoder,by Nitin Dahad)2TlEETC-电子工程专辑

 2TlEETC-电子工程专辑

ASPENCORE
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Nitin Dahad
EE Times欧洲记者。Nitin Dahad是EE Times的欧洲记者。
您可能感兴趣的文章
  • 赛迪CCID报告:2020全球半导体将增长5.9%,RISC-V催生开源 2019年全球半导体产值预计为4090亿美元,相较2018年的4688亿美元下降12.8%。预计2020全球半导体产业将恢复增长,增长率约5.9%。2019年预计中国大陆集成电路进口总额为3023亿美元,同比下降3.1%;出口总额为1010亿美元,同比增长19.4%。以RISC-V为代表的开源硬件产业生态正逐渐形成,RISC-V将推动中国半导体产业的开源硬件和芯片设计自主创新。
  • 安全:开源的RISC-V能够保证吗? 作为IoT设备的核心器件,微处理器的安全性显得尤为重要。对于设计工程师,在芯片设计阶段需要考虑哪些安全要素呢?在智能手机市场占据主导地位的Arm为其微处理器内核提供了Arm TrustZone技术,RISC-V内核对应的安全机制之一是MultiZone。本文将Arm TrustZone与RISC-V MultiZone安全机制做了对比。RISC-V MultiZone又是怎么能保证芯片和系统的安全呢?
  • Semico:2025年RISC-V芯片出货量将达624亿颗 据台湾媒体引述市场调研机构Semico Research的最新报告,预计到2025年,采用RISC-V架构的芯片出货量将增至624亿颗,2018年至2025年复合增长率高达146%。
  • MIT开发出基于碳纳米管FET的RISC-V微处理器 由于硅技术不再遵循历史规律发展,业界已经对硅以外的纳米技术进行了大量研究。MIT的研究人员采用碳纳米管晶体管(Carbon Nanotube Transistors)成功研制出16位RISC-V微处理器,其设计流程和工艺均遵照行业标准,但能效比硅基微处理器高10倍。
  • RIOS:扎根清华-伯克利深圳学院,催生RISC-V开源生态发展 深圳把RISC-V的开山鼻祖David Patterson教授请来了,还专门在清华-伯克利深圳学院(TBSI)成立以Patterson教授命名的RISC-V国际开源实验室(RIOS)。RIOS在西班牙语里是“河流”的意思,寓意这个RISC-V研究机构将像河流一样汇聚来自全球的资源和智力,催生和孕育RISC-V生态的健康发展,并推动RISC-V发展成为未来50年的计算架构标准。
  • 市场上有那么多AI芯片,还需要Arm的NPU吗? AI和IoT是这两年被人反复提及的话题热点,毕竟它们给予行业的信心是贯彻了信息技术的整个垂直领域的。这两者能够造就机遇的重要原因,就在于它们尚未形成(或可能不会形成)非常统一的“生态”,迄今为止也没有哪位巨擘一手遮天构建起具有充分话语权的生态。以边缘AI为例,仅是手机设备上用于推理(inference)的神经网络单元,时下大概也都处在多家争鸣的状态……
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告