广告

台积电5纳米工艺测试良率达80%,最快明年Q1量产

时间:2019-12-13 作者:网络整理 阅读:
根据外媒报导,日前在国际电子组件会议(International Electron Devices Meeting,IEDM)大会上,晶圆代工龙头台积电官方揭露了5纳米工艺的最新进展。
广告

根据公布的数据显示,5纳米工艺将会是台积电的再一个重要工艺节点,其中将分为 N5、N5P 两个版本。N5 相较于当前 N7 的 7 纳米工艺性能要再提升 15%、功耗降低 30%。N5P 则将在 N5 的基础上再将性能提升 7%、功耗降低 15%。

目前,该公司正在向客户提供基于 N7 和 N7P 工艺的产品。但在向 5纳米进发的时候,两者贾昂共享一些设计规则。据悉,与 7纳米衍生工艺相比,N5 新工艺将增加完整的节点,并在 10 层以上广泛使用 EUV 技术,以减少 7纳米+ 工艺的总步骤。

此外,报导指出,台积电的5纳米将使用第五代 FinFET 晶体管技术,EUV 极紫外光刻技术也提升到 10 多个光刻层,整体晶体管密度提升 84%。换句话说,以 7 纳米是每平方公厘 9,627 万个晶体管计算,则5纳米就将是每平方公里有 1.771 亿个晶体管。

同时,台积电强调,目前5纳米工艺正在进行风险试产阶段,而测试芯片的良率平均已达 80%,最高良率可超过 90%,只是,相对来说这些测试芯片的架构相对简单,要真的生产行动或个人计算机处理器芯片上,目前良率可能还有些差距。不过,台积电目前并没有公开正式数据。

另外,台积电还公布 5纳米工艺下的CPU和GPU芯片的电压、频率相对关系。目前CPU通过测试的最低值是 0.7V/1.5GHz,最高可以做到 1.2V/3.25GHz,而 GPU 方面则是最低 0.65V/0.66GHz,而最高则是达到 1.2V/1.43GHz。这些公布的结果都是初期的报告,未来正式投产之后,后续将还会提升。

根据先前相关外资所进行的预估,台积电的5纳米工艺将在2020年上半年,甚至最快在2020年第1季末就会投入大规模量产,相关芯片产品将在 2020 年晚些时候陆续登场。而包括苹果 A14、华为海思麒麟系列新一代处理器,以及 AMD Zen4 架构第四代锐龙 (Ryzen) 个人计算机处理器都将会采用。而初期的产能规划每月 4.5 万片,而未来将逐步拉高到 8 万片的数字,只是初期的产能将可能由苹果吃下 70%,其余的就由华为海思包下。

责编:Yvonne Geng

 

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 美国又将60家中企列入“实体清单”,中芯国际、大疆在列 中芯国际一旦被列入实体清单,将被迫向美国商务部申请特殊许可,才能从美国供应商获得关键商品,美国政府藉此限制中芯获得美国先进的芯片生产技术,尤其是10 纳米或以下的半导体先进工艺遭限制,将对中芯造成重要影响。此前《电子工程专辑》报道,中芯国际刚经历了“蒋来梁走”风波,有分析认为,蒋尚义的加盟就是为了EUV设备能够尽快入厂……
  • 2021年全球半导体行业10大技术趋势 2020年全球新冠疫情的蔓延和中美在半导体领域的冷战升级虽然对全球经济和半导体产业造成了负面影响,但半导体领域的技术进步却没有止步,有些技术甚至加快了市场商用化进程。ASPENCORE全球分析师团队精心挑选出2021年全球半导体行业将出现或凸显的10大技术趋势。对比2020年10大技术趋势,2021年有哪些变化呢?
  • 中国宣布28纳米以下工艺10年免税 周四 (17 日) 中国财政部、发改委等四大部门宣布,为了促进半导体产业朝向高质量发展,政府鼓励 IC 电路线宽小于 28 纳米以下、且营运在 15 年以上的半导体企业或项目,从第一年至第十年免征企业所得税,自 2020 年 1 月 1 日开始实施。
  • 摩尔定律的尽头,Chiplet冉冉升起 集成电路需要最先进的工艺技术,以及最新封装技术与多种Chiplet设计相结合,这些事实充分表明了半导体产品已经进入了一个新时代。
  • IC insights:2020年晶圆代工占半导体资本支出的34% 继2018年支出1061亿美元和2019年支出1025亿美元之后,全球半导体资本支出预计将增长6%,到2020年达到1,081亿美元。
  • 想扩充美国晶圆代工产能?三星买下奥斯汀厂附近土地 三星电子(Samsung Electronics Co.)最近在德州奥斯汀晶圆代工厂附近买下一处土地,面积相当于140个足球场。三星此举被视为扩充美国晶圆厂的预备动作。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了