广告

克服PCB板间多连接器组对齐的挑战

时间:2020-11-26 作者:Kevin Meredith,Samtec公司产品工程师 阅读:
小型化已经使得多个连接器对齐变得更加困难,而追求最优的设计实践和尽早地与连接器提供商交流有助于确保设计成功。
广告

印刷电路板(PCB板)制造商在提高可靠性和降低成本的同时,也面临着增加密度、缩小占位面积、减少侧面尺寸、管理热流和提高数据速率等重大压力。随着他们不断成功地消减这些压力,一个有趣的挑战出现在设计师们的面前,即在两片PCB板之间去对齐多个已配对连接器组。

我们所需要的是清晰明确的准则,以在不牺牲系统性能、密度和可靠性的情况下,懂得如何应对这些对齐挑战,同时满足日益严格的预算和上市时间要求。

本文在描述先进的PCB和更可靠的高密度连接器之间可能遇到的冲突性要求之前,将更详细地讨论对齐的挑战,从而可以通过使用设计最佳实践高效地满足这些要求。

小型化使连接器对齐变得困难

PCB板有许多可以改进的方向,包括密度、更高的数据速率、热管理和可靠性。然而,伴随着这些改进的是小型化这一趋势在连接器的选择和实现方面为设计师带来的压力,特别是将多个连接器配对到PCB板上。

就连接器而言,在过去25年中,小型化导致间距从0.100英寸(2.54毫米)下降到0.016英寸(0.40毫米)—— 也就是减小了六倍,因此需要更严格的公差。然而,更严格的公差本身并不是问题,问题在于标称公差周围的可变性:如果多个连接器变至标称的任一极限,则更有可能出现一些问题。

采用单个配对连接器组的应用不会出现问题:因为没有公差累加,夹层卡被假定是自由浮动的,并且连接器的整体和局部对齐功能将确保完美对齐(图1,顶部) 。

图1:使用单个配对连接器的应用(顶部)没有堆叠公差,并且连接器的整体和局部对齐功能将确保完美对齐。多个连接器就会引入公差,这些公差会累加并导致对齐错误。 (图片来源:Samtec Inc.)

但是,在相同的母夹层卡以任何方向和任何距离增加更多配对的连接器组,都将会引入一些累加的公差(图2,底部)。这些公差对于PCB加工车间、电子制造服务以及PCB板中使用材料的属性都特别重要。

为了说明这个问题,请考虑使用一个多夹层连接器系统(图2)。该项组装包括六个或更多组件:主板(A)、夹层卡(B)、母头连接器#1(C),与配对的公头连接器#1(D),母头连接器#2(E)与公头连接器#2(F)配对。

图2:设计人员需要考虑并说明包括PCB板在内的所有组件公差的原因。

(图片来源:Samtec Inc.)

假如夹层连接器和足够刚性的PCB板能够精确地按照标称条件被制造、加工和组装,那么可以在两个PCB板之间成功部署无限数量的连接器;事实上,公差和材料性能的可变性是限制性或决定性因素。在图2所示的情况下,设计人员需要考虑并说明所有组件的公差,包括(A)和(B)两个PCB板经常被忽略但相关的公差。

如何解决PCB板到连接器对齐的问题

某些PCB板的采购仅受嵌入在Gerber数据包中的规格所控制(图3)。可以通过这些数据包来打造PCB板,而无需考虑机械公差。

图3:某些PCB板的采购项目仅受嵌入在Gerber数据包中的规格所控制,这样就可以在不考虑机械公差的情况下依据这些数据包来打造PCB板。而对于多连接器应用,此数据包需要随附单独的机械图纸一起使用。

(图片来源:Samtec Inc.)

对于多连接器应用来说,此数据包必须随附单独的机械图纸,以指示原图、钻孔和布线公差。

至此,设计师需要做两件事来帮助确保得到一个成功的结果。首先是要了解PCB板供应商和连接器供应商能提供哪些支持以确保对齐。第二是确保已进行系统级公差的研究,以确定由其设计产生的连接器对齐偏差。

回看图2中由A至F组件组成的多连接器夹层卡系统,连接器供应商只能控制连接器的公差。一家好的供应商将会达到或超过已发布的性能规格,提出PCB板公差和加工建议,甚至会根据需要为推荐的PCB供应商和设备提供参考建议。

系统或产品设计人员应参考连接器的占位尺寸和产品规格。这些文档中包含的对齐偏差规格应该与系统级公差研究的结果进行比较,以帮助确保相同板卡之间的多个连接器被成功使用。

只要不超过初始和最终的角度及线性的对齐偏差,连接器系统就能正常运行。这些对齐偏差值是通过考虑诸如绝缘体干扰、光束偏转和接触摩擦等因素来计算的。超过对齐偏差值可能会导致电路和/或绝缘体断路或损坏。

虽然设计、组件公差、设备和制造能力等所有必要的信息对于设计师通常是唾手可得,但能够与连接器制造商取得联系是很重要的,以提供更具体的指导和对对齐偏差公差累积的验证。

定位销不适用于多连接器应用

一些连接器制造商提供可选的定位销,它们通常位于连接器底部的相对侧(图4)。这些定位销有助于手动放置,可用于帮助连接器在PCB板上确定方向,且对于单连接器应用来说,它们不会增加整体公差累积。

图4:虽然定位销对于手动放置和确定方向都非常有用,但对于多连接器应用来说,不建议使用它们,因为它们会对整体公差累积产生影响。

(图片来源:Samtec Inc.)

但是,对于多连接器应用来说,我们不建议使用定位销,因为它们会对整体公差的累积产生影响。如果仍然需要在PCB板上进行定向,一个更好的选择是在PCB板上钻一些过大的孔,然后采用机器放置连接器。

同样,不建议使用卡具或销钉来辅助连接器的放置。这些方法通常依赖于PCB上相对于原图的钻孔,但是该孔的位置公差通常较差,相对另一个连接器,这就降低了最终放置的连接器的总体精度。

对于多连接器应用,更好的方法是从焊盘(solder pad)阵列A中的位置A1开始对所有焊盘进行位置校准,然后在回流之前将连接器精确放置在焊盘上。

用紧固螺钉来固定PCB板

一些特别坚固的应用可能需要使用紧固螺钉来保护两个PCB板。在这种情况下,螺钉应尽可能靠近连接器系统(图5)。

图5:如果要使用紧固螺钉,则应将它们放置在尽可能靠近连接器系统的位置。

(图片来源:Samtec Inc.)

将它们放置在靠近的位置将使应力集中在连接器附近,并减小了不受支撑的PCB板跨度。跨度的增加会在PCB板中引起弯曲应力,这可能会对其他元器件,尤其是表面安装的元器件产生不利影响。

连接器衍生的PCB板应力的另一个来源是装载过程,其中大量的插入和拔出(I / O)会产生非常大的插入力/拔出力。这些力会导致PCB板过度性偏移,以致于需要额外的加强筋来支撑PCB板。非常重要的是一定要确认连接器的插入力和拔出力,它们在产品质检测试报告中可以找到。(图6)。

图6:为避免超规范加载,设计人员应一直确认连接器的插入力和拔出力,它们在产品质检测试报告中可以找到。

(图片来源:Samtec Inc.)

结论

尽管小型化趋势使其更具挑战性,但通过使用最佳设计实践,还是能够在两个PCB板上使用多连接器组。这些措施包括进行系统公差研究以确定连接器对齐偏差,然后遵循连接器提供商建议的占位尺寸和模具设计,并利用机器来安放元器件。

另外,建议在设计过程的早期就与连接器提供商密切合作,因为他们可以为连接器的类型和安放提供建议,并就如何最大程度地降低PCB和连接器的整体应力提供咨询,以有助于确保设计成功。

关于作者:

Kevin Meredith在连接器行业拥有27年的设计和产业经验。Kevin目前在Samtec有限公司(Samtec Inc.)担任产品工程师,此前曾在3M和Robinson Nugent就职。他是一名机械工程师,毕业于路易斯维尔大学J.B. Speed工程学院。

责编:Yvonne Geng

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 用碳化硅MOSFET设计一个双向降压-升压转换器 随着电池和超级电容等高效储能设备的大量使用,朝向更好的电流控制发展成为一种趋势。双向DC/DC转换器可以保持电池健康,并延长其使用寿命。
  • 集成动态过流检测的智能锁电机驱动器设计方案 本文介绍了使用高电压GreenPAK的一个特定示例,描述了针对特定电机和电池组的集成设计定制方法。这是一种非常灵活的电机控制解决方案,采用可配置的内部逻辑,可满足设计人员的需求。而且将电机驱动器集成进GreenPAK中,可以将整个电路放入很小的物理空间。
  • 设计开关电源之前,必做的分析模拟和实验(之二) 环路控制是开关电源设计的一个重要部分。文章综述了目前可供选择的一些工具,让您在开始生产开关电源之前能够计算、模拟和测量您的原型,从而确保生产工作安全顺利。本文将主要讨论获取功率级动态响应和选择交越频率和相位裕度。
  • 采用片上网络(NoC)的新型FPGA数据架构赋能5G网络和数据 从5G网络的边缘到数据中心内部的交换机,通信和网络系统对芯片的功能带来了极大的压力,以支持其所需的计算能力和数据传输速率。传统的可编程逻辑为这些系统提供了灵活性和速率的最佳组合,但是近年来却因以太网等协议的速度提高到100G和400G而面临新挑战。
  • CMOS传感器在3D视觉、感测和度量中的应用 工厂已进入自动化工作,以提高产能和在产品查验和库存的方方面面节省时间和金钱。要优化这些因素,拥有视觉系统的机器需要更高速和以更佳性能工作。因应这些发展,2D视觉遇上了限制,使得3D视觉被广泛引进,以实施更高精度的质量检验,反向工程或物件量度任务。三角测量技术正在这些应用中获大量使用,鉴于三轴图像要求高分辨率,需要非常高速的的传感器。
  • 在开关电源转换器中,如何充分利用SiC器件的性能优势? 碳化硅MOSFET越来越多用于千瓦级功率水平应用,涵盖如通电源,和服务器电源,和快速增长的电动汽车电池充电器市场等领域。碳化硅MOSFET之所以有如此的大吸引力,在于与它们具有比硅器件更出众的可靠性,在持续使用内部体二极管的连续导通模式(CCM)功率因数校正(PFC)设计
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了