在做系统级芯片(SoC)的设计规划时,需要考虑哪些主要因素?目前主流的SoC一般包括哪些功能模块或IP?有什么新的技术趋势值得关注?为SoC选择IP时主要基于什么标准或要求?如何实现差异化设计?当前SoC在设计验证方面遇到哪些挑战?有什么应对解决方案?AI在复杂的高性能SoC设计中能够发挥什么作用?未来设计趋势如何?

谢仲辉先生在全球半导体行业拥有超过25年的经验,他于2002年便在中国市场耕耘,见证了中国集成电路产业的发展。他现在全面负责新思中国市场的芯片设计软件及解决方案业务,为设计公司在各垂直应用市场如5G、AI、自动驾驶、高性能计算等领域的创新提供所需要的EDA技术及服务解决方案,协助合作客户如三星、联发科、紫光展锐、百度、阿里巴巴、燧原、地平线、寒武纪等领先芯片企业的研发创新。

1.在做系统级芯片(SoC)的设计规划时,需要考虑哪些主要因素?

大型设计需要缜密设计规划才能在设计收敛的同时保持。逻辑分区和调整它们各自的物理区块对于设计实现的运行时间、内存用量和流程复杂性有关键性的影响。传统的流程已经无法达到要求,新思独特的物理综合技术能够轻易地在逻辑综合的过程启用层级设计规划与自动布局,达到大型的全局优化与收敛。

2.目前主流的SoC一般包括哪些功能模块或IP?有什么新的技术趋势值得关注?

在高性能计算、消费类电子、通信与汽车应用领域中, SoC是一种主要的芯片产品形态。SoC与ASIC最大的区别就是形成了一个完整的片上系统,其中包括计算、存储、外设以及层次化总线等子系统,由此在一颗芯片上实现了一个完整的计算机系统结构组成。

SoC的这些关键子系统会根据不同的系统规格和应用场景,采用不同类型的IP。计算子系统通常包含CPU、GPU、以及AI处理器等同构或异构的计算单元。存储子系统通常会采用DDR/LPDDR/HBM/GDDR等标准的大容量外部动态随机存储器,以及基于SRAM的静态高速片上存储器。外部设备接口IP的种类更加丰富,我们生活中接触到的各类总线都有机会出现在系统芯片中。这其中负责承担高性能系统扩展功能的有PCI Express(CXL/CCIX)、HBI等接口标准,它们可以实现高速外设、Die-to-Die或多芯片互联的功能。目前PCI Express正在发展最新的6.0版本,而CXL已经演进到1.2版本。另外,我们还会有一些面向特定应用需求的专门接口总线,这包括USB、SATA、MIPI、DisplayPort、HDMI、UFS和以太网等种类繁多的技术标准。这其中新一代USB4已经随着苹果采用自研M1芯片的MacBook走进了大众视野,提供最高40Gbps的传输速率。DisplayPort也在朝着2.0标准发展,并最终会以80Gbps的带宽支持多路超高清显示输出。MIPI总线也在响应移动通信、多媒体和车载应用所提出的更高要求,逐步走向多元化。

片上总线子系统好比SoC的中枢神经,它负责实现各个子系统模块之间的高速互联与协同工作。片上总线根据拓扑结构的不同,也分为星形(Star)连接、环形(Ring)连接和网格(Mesh)连接。具体采用那种总线结构,需要根据设计目标进行复杂的仿真分析。目前随着人工智能技术的飞速发展,基于多种总线拓扑的混合类型(Hybrid)总线系统也逐步发展起来。

3.为SoC选择IP时主要基于什么标准或要求?如何实现差异化设计?

面对日益复杂的应用场景,SoC芯片及其子系统的架构设计变得越来越有挑战性。如何选择合适的IP,不仅事关功能正确性,更是决定了产品的性能、功耗、成本和生命周期风险控制。

首先,SoC设计者必须清楚的理解市场需求并制定恰当的产品规范。良好的产品应用场景分析与需求捕捉,决定了设计规范的合理性与有效性。目前的IP市场经过多年的发展已经趋于高度成熟,设计者可以轻松的寻找到支持各类协议标准的IP产品。但是,技术标准的堆砌并不能回答市场提出的问题。系统设计的经验积累,科学高效的分析手段,才是定标SoC系统规格的核心所在。

另外,IP产品市场也存在着很多供应商与解决方案。例如,同样名为USB 3.1的IP,其传输性能、设备兼容性、产品可靠性并不相同。IP产品的选型不能仅看产品特色和有吸引力的价格,设计者必须谨记每一个成熟的IP都是专业技能、技术诀窍、量产时间与失败教训的综合产物。没有广泛的用户基础和量产记录,没有趟过各种陷阱深坑的深厚设计积累,一款IP产品是不可能担得起 “可靠” 这两个字的。在很多时候,IP选型最直观的感受是 “便宜好用” 更有吸引力。然而,设计者在节省早期IP选型费用的时候,却忽略了SoC的IP集成过程所需要的友好性要求,以及产品模拟验证、原型仿真所强调的时间和风险成本。这样的认知误区很容易造成远高于所节约IP购买费用的边际成本支出。

最后,SoC设计的IP选型也需要特别关注产品的兼容性和互操作性。而这个指标确是最难考察的。IP产品目前有一种通用化的倾向,即一个IP同时支持多种不同的协议,通过预先配置实现不同技术标准的并存。这种技术路线其实强调的是IP模块的复用性和较低的设计成本。与协议允许的标准共存(例如Type-C上的USB/DP Combo)所不同的是,过多的接口协议复用,会造成验证复杂度状态空间的爆炸,从而给SoC集成验证的收敛带来挑战。针对单一类型协议设计的IP,在设计目标上更加单纯,能够提供最优的PPA(性能/功耗/面积)指标。同时其仿真验证更加完备,更易实现良好的兼容性和互操作性目标。

总之,SoC的IP选型是一件复杂和专业的工作,需要多年的自研积累,并与业界领先的解决方案提供商合作完成。芯片产品质量管控的意义远高于特性差异化的需求;可靠的IP能够带来稳定的量产能力,一定会帮助客户走向成功。当然,设计者还是会在乎SoC设计的差异化。在这方面,SoC的开发其实更需要关注产品定义与市场调研。差异化竞争优势实际上来源于垂直领域的精耕细作,而不是设计规格的加减法。随着半导体工艺的飞速发展和市场需求的不断迭代,只有长期专精于IP解决方案的头部提供商才可以紧紧跟随先进制造节点的演进,并持续为客户提供高品质的IP产品。最强大的差异化就是先进工艺的背书,同样尺寸的笔记本电脑,14nm工艺和5nm工艺CPU所带来的效能差异是显而易见的,通常这直接决定了产品的核心竞争力。IP其实很复杂,小小的SoC是人类伟大工程智慧的结晶。

4.当前SoC在设计验证方面遇到哪些挑战?有什么应对解决方案?

SoC的挑战主要是芯片工艺的提升,7nm/5nm,以及未来更先进的制程,设计的规模和复杂度显著的提升,无论是设计的功能验证完整,性能的稳定达标,功耗的需求都面临了巨大挑战,这就是我们常说的PPF(power,performance,function)。还有就是TTM的挑战,要在更短的时间内完成,挑战更大。Synopsys采用verification continuum platform,领先的验证工具链和验证方法学可以满足客户的需求和挑战。

在芯片设计的各阶段,需要不同的验证方法和多种验证工具相互配合,来解决不同的问题。

以5G 、大数据、智能驾驶、物联网为例,芯片的类型、数量和复杂度都有了指数式的增长,并且对SoC研发周期的更高要求。如何在更少的研发时间里完成更多的验证工作?一是灵活使用多种验证方式和工具,比如合理制定验证标准,通过形式验证,低功耗验证,功能安全验证,软硬件协同验证等方式;二是让设计自身具有可配置性,针对不同的应用场景,可以通过升级底层软件或固件、或者是通过硬件重构来解决出现的问题。

5.AI在复杂的高性能SoC设计中能够发挥什么作用?未来设计趋势如何?

复杂的高性能SoC设计过程,有无限的设计参数可供探索,例如模块布局,设计尺寸和形状,以及无数的EDA自动化工具流程和变量可以尝试。设计探索阶段对最终结果潜在影响巨大,所以设计团队往往在这个阶段投资大量人力和机器资源,花费大部分的总体设计时程。AI与ML的科技进展可以大幅加速设计探索的速度,比如Synopsys 的DSO.ai与设计实现工具内建的ML技术,不但能更快的达到设计目标,还能减少探索过程中需要投资的人力与机器资源。

责编:Amy Guan

本文为EET电子工程专辑原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
阅读全文,请先
您可能感兴趣
Cadence 持续创新并开发了 Cadence Tempus 设计稳健性分析(DRA)套件,提供解决上述问题所需要的分析能力。该套件采用先进的建模算法,赋能工程师分析,识别并纠正对变化极为敏感的关键设计要素,包括适用于模块级的 Tempus ECO Options 和子系统/全芯片级的 Cadence Certus 收敛解决方案,两者皆可在 Innovus 设计实现系统中调用。
虽然人工智能和机器学习的应用越来越广泛,但在繁杂的电子设计中,能够帮助工程师实现什么类型的决策呢?工程师又将如何看待在设计中让人工智能进行这些决策呢?本文所揭示的一个设计趋势是,绝大多数的工程师们都信任人工智能,认为它们会在建模设计、元器件选型、加快新产品上市方面发挥越来越大的作用。
对于普通消费者,人工智能、机器学习、数字孪生、元宇宙这类科技名词简直让人目不暇给,其实这些都预示数字化大潮的来临。然而,如果没有好的大芯片,恐怕一切都是空谈。本文提出大芯片的设计之路,就是从架构到FPGA,再移植到ASIC。但这并非是平坦路,转换过程中存在各式各样的挑战。各团队必须清晰理解意图,牢记设计初衷。
如果是做定制SoC,用什么CPU架构好?之前的厂商普遍采用Arm,而这一情况在近年开始改变,越来越多厂商开始尝试使用提供开源指令集架构(ISA)的RISC-V。
一直以来,Arm以向市场提供IP授权业务为主,其合作伙伴基于Arm的IP来开发自家的解决方案和产品。近年来,Arm已经转向为一家计算平台公司,Arm不仅提供IP授权业务,也提供Arm 全面计算解决方案 (Arm® Total Compute Solutions)、Arm Neoverse™平台、Arm Corstone™ 以及 SOAFEE 等完整的计算平台。
所谓多模态大模型,就是和市面上现有大模型相比,可以归纳并流畅地理解、操作以及组合不同类型的信息,包括文本、代码、音频、图像和视频。在灵活度上,从数据中心到移动设备上,它都能够运行,而不需要额外的专门处理或转换。
根据TrendForce集邦咨询最新OLED技术及市场发展分析报告统计,在近期发表的摺叠新机中,UTG的市场渗透率已逾九成,随着摺叠手机规模持续成长,预估2023年UTG产值将达3.6亿美元;2024年可望挑战6亿美元。
随着终端及IC客户库存陆续消化至较为健康的水位,及下半年iPhone、Android阵营推出新机等有利因素,带动第三季智能手机、笔电相关零部件急单涌现,但高通胀风险仍在,短期市况依旧不明朗,故此波备货仅以急单方式进行。此外,台积电(TSMC)、三星(Samsung)3nm高价制程贡献营收亦对产值带来正面效益,带动2023年第三季前十大晶圆代工业者产值为282.9亿美元,环比增长7.9%。
治精微推出具过压保护OVP、低功耗、高精度运放ZJA3018
无线技术每天都在拯救生命,有些非常方式是人们意想不到的。在美国加利福尼亚州Scotts Valley,一名路过的慢跑者发现一处住宅冒出火焰后,按响了门铃,试图通知屋主。屋主不在家中,但无线门铃连接到了智能家居中枢,提醒屋主慢跑者试图联系。屋主立即向他提供了安全密码,让他跑进房子,从火场中救出了宠物。
来看看,你需不需要这门接收机设计课程吧(已更新八次)。如有需要,现在仍然可以报名。(1)前几天,号友发来她的听课笔记,我真的是泪流满面。感觉,自己这么长时间的备课,总算没白费。说实话,我备课的时候,真
英伟达(Nvidia)CEO黄仁勋11日表示,将扩大与越南高科技业者的伙伴关系,支持在当地训练研发人工智能(AI)与数字化基础建设领域的人才。黄仁勋还透露在越南设立芯片中心的构想。根据白宫今年9月提升
自从集成电路发明以后,人类的电子信息技术开始腾飞,60年多年来,在摩尔定律的指导下,半导体集成电路的高速发展彻底改变了电子产品。以计算机为例,1946年诞生的世界第一台数字计算机重30吨,占地约140
请点击上方蓝色字体“权衡财经”进行关注,建立深度阅读关系!右上角“…”设为星标⭐文:权衡财经研究员 王心怡编:许辉id: iqhcj金属钨是一种稀缺和不可替代的战略性资源,属于高熔点、高比重、高硬度的
点击左上角“锂电联盟会长”,即可关注!文 章 信 息干法改性工艺新认识,助力锂离子电池高镍正极材料实现高结构稳定和热稳定性能第一作者:吴锋通讯作者:苏岳锋*,陈来*通讯单位:北京理工大学,北京理工大学
点击左上角“锂电联盟会长”,即可关注!粉尘、水分和毛刺是锂离子电池生产过程中需要严格控制的关键因素。严格控制电池生产环境的粉尘对锂离子电池的安全和性能至关重要。生产环境粉尘控制不足会导致涂层表面产生大
曹原 发自 副驾寺智能车参考 | 公众号 AI4Auto全球第一的 Tier 1,官宣裁员了。博世刚刚证实,准备裁员1500人,以适应汽车行业不断变化的技术和需求。博世发言人表示:我们面临了比年初预期
芝能汽车出品11月,我国动力和储能电池合计产量为87.7GWh,实际拆解估算动力电池约为70.7GWh,同比上升11.5%,环比上升8.4%装车量44.9GWh,同比增长31.0%,环比增长14.5%
点击左上方蓝色“一口Linux”,选择“设为星标”第一时间看干货文章 ☞【干货】嵌入式驱动工程师学习路线☞【干货】一个可以写到简历的基于Linux物联网综合项目☞【干货】Linux嵌入式知识点-思维导
巨头动向腾讯今年回购金额已超过去10年总额12月11日,腾讯公告称,当日耗资约4.03亿港元,回购133万股股份。年初至今,腾讯已经出手113次,累计回购数量约1.28亿股,累计回购金额超过422亿港