广告

首款基于机器学习的设计工具Cerebrus扩展数字芯片设计流程

时间:2021-07-23 阅读:
Cerebrus 采用独特的机器学习ML技术,推动 Cadence RTL-to-signoff 实现流程,提供高达 10 倍的生产力,将设计实现 的 PPA 结果提高 20%。与传统的人工设计过程相比,可实现更高效的本地和云计算资源管理。
广告

楷登电子(美国 Cadence 公司)日前宣布推出 Cadence Cerebrus Intelligent Chip Explorer——首款创新的基于机器学习 (ML)的设计工具,可以扩展数字芯片设计流程并使之自动化,让客户能够高效达成要求严苛的芯片设计目标。Cerebrus 和 Cadence RTL-to-signoff 流程强强联合,为高阶工艺芯片设计师、CAD 团队和 IP 开发者提供支持,与人工方法相比,将工程生产力提高多达 10 倍,同时最多可将功耗、性能和面积 (PPA) 结果改善 20%。

随着 Cerebrus 加入到Cadence广泛的数字产品系列中,Cadence现在可以提供业界最先进的基于机器学习的数字全流程,从综合到实现和签核。这款新工具与多个领先云服务商合作启用了云计算服务,可利用高度可扩展的计算资源,快速满足包括消费电子、超大规模计算、5G 通信、汽车和移动等广泛市场的设计要求。

Cerebrus 为客户带来以下优势:

●增强的机器学习:快速找到工程师可能不会尝试或探索的流程解决方案,提高 PPA 和生产力。

●机器学习模型复用:允许将设计学习经验自动应用于未来的设计,缩短获得更好结果的时间。

●提高生产力:让一位工程师同时为多个区块自动优化完整的 RTL-to-GDS 流程,提高整个设计团队的工作效率。

●大规模分布式计算:提供可扩展的本地或基于云的设计探索,实现更快的流程优化。

●易于使用的界面:强大的用户管理工具,支持交互式结果分析和运行管理,以获得对设计指标的深入了解。

“在此之前,没有一种自动化的方式可以帮助设计团队来重复利用过去积累的设计知识,每个新项目都要花费过多的时间进行再次经验学习,这也会影响项目的盈利空间。”Cadence 公司资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士说,“Cerebrus 的面世标志着 EDA 行业迎来了一场颠覆性的革新,以机器学习为核心的数字芯片设计工具将让工程团队有更多机会在项目中发挥更大的影响力,因为他们可以告别重复性的手动流程。随着行业继续向先进工艺节点发展,设计规模和复杂性不断增加,Cerebrus 可以帮助设计人员更有效地实现 PPA 目标。”

Cerebrus 是更广泛的 Cadence 数字全流程的一部分,可与 Genus Synthesis Solution综合解决方案、Innovus Implementation System设计实现系统、Tempus Timing Signoff Solution时序签核解决方案、Joules RTL Power Solution、Voltus™ IC Power Integrity SolutionIC电源完整性解决方案和 Pegasus Verification System 各个工具平台无缝集成合作,为客户提供快速的设计收敛和更好的可预见性。这款全新工具和更广泛的设计流程支持 Cadence 的智能系统设计(Intelligent System Design™)战略,该战略旨在驱动普适智能,实现卓越设计。

客户反馈

“为了最大化有效地使用最新的工艺节点创造新的设计,我们工程团队需要持续开发的先进数字设计实现流程。对于实现更高效的产品开发,设计实现流程能够自动优化已变得至关重要。Cerebrus 凭借其创新的机器学习能力,搭载 Cadence RTL-to-signoff 工具流程,能够提供自动化流程优化和布局规划优化,将设计性能提高 10% 以上。鉴于项目的成功经验,我们将在最新设计项目开发中采用该工具流程。”

- Satoshi Shibatani,Renesas 共享研发 EDA 部门数字设计技术部总监

“随着 Samsung Foundry不断部署最先进的制程节点,非常有必要确保我们的设计技术协同优化 (DTCO) 计划高效进行,我们一直在寻找创新的方法,以便在芯片实现中超越 PPA 目标.作为我们与 Cadence 公司长期合作的一部分,Samsung Foundry 已经在多个应用中使用了 Cerebrus 和 Cadence 的数字设计实现流程。其中,在一些非常关键的模块上,仅用几天时间就降低了超过8%的功耗,而过去通过人工操作需要几个月才能实现。此外,我们正在使用 Cerebrus 进行自动布局规划电源分配网络选型,这使得最终设计时序提高了 50% 以上。由于 Cerebrus 和数字实现流程提供了更好的 PPA 结果和显著的生产力提升,该解决方案已成为我们 DTCO 计划的宝贵补充。”

- Sangyun Kim,Samsung Foundry 设计技术副总裁

责编: Amy Guan

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 详述一种更为有效的AC-AC自动电压调节器 (AVR)开发方 在该文章的第一部分,我们阐述了开发人员如何使用GreenPAK SLG46537V IC 等可编程ASIC来开发AVR,并且详细描述整个系统设计和GreenPAK设计。在本文(该文章第二部分)还将展示通过原型获得的实验结果,以验证这种AVR的可行性和可操作性。
  • HBM3:没有最快,只有更快! Rambus日前宣布推出支持HBM3的内存接口子系统,内含完全集成的PHY和数字控制器,数据传输速率高达8.4Gbps,可提供超过1TB/s的带宽。
  • 波形系统三大关键点解析 优秀的性能可以保证工具的流畅度,而调试的效率也有助于提升工具的用户体验。波形系统只是仿真调试工具中的一个部分,调试工具还有很多很多其他的核心技术,比如代码和电路图调试等。但是观测波形是验证工程师最常用的一种手段,作者希望通过介绍波形系统中的一些基本技术让用户将来选择工具时更加有针对性。同时也希望验证工程师能利用好工具,提升工作效率。
  • 数据中心迈向革命性新架构,CXL迎来高光时刻 从一天内宣布完成对AnalogX和PLDA两家公司的收购,到推出面向数据中心的“CXL内存互联计划”,Rambus日前围绕CXL技术和生态展开的战略布局,令人印象深刻。
  • 氮化镓(GaN)晶体管并联配置在大功率转换器设计中的应用 在充分了解GaN晶体管栅极驱动电路后,可以相对轻松地实现GaN晶体管并联配置应用。其中最大的挑战来自于具体应用的高功率和高开关频率,而这些正是许多工程师采用现有硅器件时所从未经历过的。通过遵循良好PCB布局基本规则,在栅极和开尔文源极路径中使用共模电感,并平衡不同晶体管之间的电流,有助于最大程度地减小电压振荡。
  • 人工智能的演进需要高适应性的AI推理平台 随着模型增大和结构上变得更加复杂,FPGA正成为一种越来越具吸引力的基础器件来构建高效、低延迟AI推理解决方案,而这要归功于其对多种数值数据类型和数据导向功能的支持。但是,仅仅将传统的FPGA应用于机器学习中是远远不够的。机器学习以数据为中心的特性需要一种平衡的架构,以确保性能不受人为限制。
  • 新款iPad Pro 2021成最受欢迎的 由于采用性能相对强大的M1处理器和mini-LED屏幕以及更多的创新,新款iPad Pro 2021已经成为消费者心目中最受欢迎。然而,iPad 2却已经在全球范围内被列入“复古和过时”的名单中。
  • 三星折叠屏手机Galaxy Z Fold 3 目前来看,折叠屏新机作为一种新的生产力工具,逐渐成为高端/平板的一种趋势,有报料称三星的Galaxy Z Fold 3发布时间或为7月,并且会引入新手势操控。

  • EMC对策产品: TDK推出用于移动设备 TDK株式会社(TSE:6762)推出用于移动设备的TCM0403M系列小型薄膜共模滤波器
  • 比科奇ORANIC板卡获行业大奖,5G小基 比科奇(Picocom)日前宣布:该公司荣获全球小基站论坛(SCF)一项大奖,其全新的ORANIC板卡赢得了全球小基站论坛(SCF)2021年度“小基站芯片及组件杰出创新金奖”。
  • 【数据】2021年vivo占稳中国手机市场第一 关注国产手机最新消息:今日,知名市调机构Counterpoint Research发文称,vivo是中国智能手机市场的低调之王。但从数据来看,vivo自2021年第一季度以来一直占据着中国智能手机市场
  • MOS工作过程 if (!window.__second_open__) { document.getElementById('js_image_desc').inne
  • 破亿近在眼前!华为鸿蒙OS 2用户数突破 9000万 6月2日,华为正式发布HarmonyOS 2系统,同时官方还开启了规模浩大的百机升级计划。根据最新消息,华为HarmonyOS 2升级用户目前已突破9000万。这距离华为HarmonyOS 2升级用户
  • 【求职必备干货】电子工程师面试笔试题汇总 ▲ 更多精彩内容 请点击上方蓝字关注我们吧!金九银十,又到一年毕业求职季,面对人生的第一份工作,既兴奋又担心。每位学子都希望能进入大厂历练,为自己的职业生涯打下坚实基础。每年这个时
  • 半导体产业之污染控制(一) 这几节小编将为大家解释污染对器件工艺、器件性能和器件可靠性的影响,以及芯片生产区域存在的污染类型和主要的污染源。同时,也将对净化间规划、主要的污染控制方法和晶片表面的清洗工艺进行讨论。首先来看看什么是
  • 相见恨晚的Altium Designer使用技巧 首先声明下,写这个专题的目的不是为了做教程,所以前提都是建立在大家对于AD比较熟悉的基础上,旨在为大家减少一些画板过程中的繁琐机械的劳动~本文转载自Altium官方公众号。废话不多说,正文开始!场景一
  • 为什么DDR电源设计时需要VTT电源 往期精彩1、超全超详细Mos管元件特性及工作原理介绍;2、超详细开关电源芯片内部电路解析;3、70G硬件设计资料汇总分享;【友情推荐】4、分享一份老工程师(某为工作15年)经常使用的pcb企业封装库包
  • 美国插手中韩半导体领域关键收购案 ▲ 更多精彩内容 请点击上方蓝字关注我们吧!近些年来,虽然中国面板产能持续提升,已成为全球最大的显示面板生产国,但驱动芯片却仍以进口为主,成为中国面板产业发展的一大瓶颈。  今年3
  • 惊艳!大佬用200个LED做了一个智能手表(附PCB) 最近在hackaday上逛的时候,看到一个还在制作中的非常炫酷的手表项目,分享给大家。背景作者正在造的这个ESP32 Pico Watch有WIFI、BT、Mesh、一个振动马达、一个RTC、4个按钮
  • 建厂难、验证烦,Foundry和Fabless的同一个“困惑”  问题到底出在哪里?作者:亚亚君引言——几年前,上海的一位领导向芯谋研究首席分析师顾文军问了一个问题:“作为国内领先的代工厂,中芯国际能给高通流片28纳米工艺,为什么不能给展锐流片?而展锐作
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了