PC领域chiplet方案的近代应用并不新鲜,为普罗大众所知的是苹果M1 Ultra——用在了Mac Studio上。AMD则是在PC市场上更早应用chiplet方案的先锋,比如Ryzen 3000系列CPU。Intel Meteor Lake这代芯片也采用了chiplet方案,借着14代酷睿的chiplet方案,我们也有机会了解应用于PC处理器的chiplet结构设计未来会向怎样的方向发展。

似乎PC处理器这两年竞争的焦点,除了性能、能效这些常规指数,还包括期货水平......Intel和AMD现在都热衷于轮番预告未来产品多么彪悍。尤其是Intel,12代酷睿刚发几天,13代酷睿和14代酷睿的消息就不绝于耳了。

最近的Technology Tour 2022上,Intel又分享了有关13代酷睿(Raptor Lake)CPU最高频率可上达6GHz,以及超频记录达8GHz的消息——这应该是明摆着针对即将上市AMD Ryzen 7000的5.7GHz吧。这也算是市场“信息战”了。

不过毕竟过不了多久13代酷睿就要发布了,真正“展望”作品应该是14代酷睿(Meteor Lake)。今年年中的Intel Vision大会上,Intel就展示了14代酷睿处理器的真容:让人们知道了其chiplet方案怎么做的,以及Intel 4工艺的正式提枪上马。

这些未来产品的消息放出,更多的应该还是为了稳住市场和投资者,尤其是Intel着眼于战未来技术的现状。上个月的Hot Chips 34上,Intel详述了Meteor Lake的部分细节信息:尤其是这代芯片采用的chiplet方案。借着14代酷睿的chiplet方案,我们也有机会了解应用于PC处理器的chiplet结构设计未来会向怎样的方向发展。

AMD、苹果已经在用chiplet

PC领域chiplet方案的近代应用并不新鲜,为普罗大众所知的是苹果M1 Ultra——用在了Mac Studio上。这颗芯片差不多是把两颗M1 Max加在一起,属于比较典型的基于chiplet的芯片。所谓的chiplet结构,也就是把几颗die封装到一起构成一颗芯片的方案。这种芯片的每一片die,就是一个chiplet。Chiplet的本质也就是一种多die解决方案。

Chiplet出现的原因莫过于(1)单die越来越大,大到光刻机即将无法处理(超过reticle limit限制);(2)尺寸缩减的多die有利于提升产品良率,缩减成本;(3)应用端的算力需求仍在不断增加,chiplet式的设计也有利于堆算力,在产品组合上也更为灵活。

AMD则是在PC市场上更早应用chiplet方案的先锋,比如在Ryzen 3000系列CPU上,每4个CPU核心组成一个CCX,两个CCX构成一个CCD——也就是一片die/chiplet。多个CCD,外加I/O die,就构成了完整的芯片。这算是近些年PC处理器核心数飙升的某一个原因,毕竟藉由增加CCD来增加处理器核心比以前容易多了。这年头,16核处理器已经不罕见了。

其实基于前文chiplet技术很不严谨的定义,当年的Intel奔腾D胶水双核处理器(2005年)似乎也可以被叫做chiplet。严谨一点,如果我们说chiplet要求先进封装(或至少不是PCB级别的电路连接),那么近代Intel在自家处理器上采用chiplet方案的处理器应该是Kaby Lake-G,8代酷睿产品中的某一个偏门系列,将AMD的iGPU(核显)与Intel的CPU藉由2.5D先进封装工艺,放到同一颗芯片上。

Meteor Lakechiplet

不过像Kaby Lake-G这样的产品,怎么说都只是试验和先进封装工艺的练手。Intel始终也没有像AMD那样,通过chiplet来堆CPU核心。似乎从直觉来看,随着当代PC处理器核心数增多、I/O能力增强、核显性能内卷,眼见着die size越来越大,还不得不给更多的算力,再不用chiplet是真的不行了。

此前14代酷睿的die shot公布时,我们也都知道了这代产品终于要开始用chiplet方案了。但很显然,Meteor Lake基于chiplet的芯片架构与AMD仍然大相径庭。

Meteor Lake总共4片die,Intel称其为tile,分别是CPU Tile、SoC Tile、Graphics Tile和IOE Tile(IO extender)。

CPU Tile里面主要就是CPU核心与cache,而Graphics Tile自然就是核显部分了,SoC Tile包含此前SA(System Agent)的绝大部分功能,IOE Tile则连接到SoC Tile。所有的tile都放到一片base die上。这种chiplet式的方案自然就极大提升了处理器产品面向不同市场的灵活性。

比如说要是很看重PCIe连接数量,那么SoC Tile可以做扩展;面向笔记本设备时,SoC Tile还可以加上图像处理单元之类的部分;而CPU Tile则能够根据场景需要来设计不同的核心数组合;GPU die则面向不同的图形算力需求。

很容易发现,Meteor Lake的chiplet“切分”方式,和AMD Ryzen的chiplet相当不一样。可能很多人会认为,AMD的CCD + I/O die的设计更灵活,但AMD在移动平台上受制于功耗仍然采用单die方案;而且从die间通信和封装的角度来看,AMD所用的chiplet方案并不能算先进封装——而是直接从PCB基板走线——这种方案成本更低,但对通信效率和功耗而言都不是什么好事。

前不久我们详细探讨过先进封装技术,及主流的一些方案。Intel虽未详谈Meteor Lake封装,但大致也不离文章里谈到的主流技术。基于2.5D/3D封装,则Meteor Lake的封装成本自然就会高于AMD现阶段的方案,更靠近苹果M1 Ultra(虽然还是不同的)。从扩展灵活性的角度来看,如果CPU要增加更多核心,那么CPU Tile需要更大的die size,则base die的这种硅中介或硅桥也要跟着变大。

不过2.5D/3D先进封装能够获得更高的IO密度、功耗也会更低。这对小尺寸封装,以及电池驱动的功耗敏感型设备来说会很有价值。

Die间互联与通信

AMD此前提到Zen架构的die-to-die Infinity Fabric链接功耗水平为2 pJ/bit(皮焦/比特);Zen 2的Infinity Fabric这一数值降低了大约27%。Chips and Cheese在近期的技术文章中提到,有理由认为AMD的die间传输功耗应该和Intel Haswell(4代酷睿)的OPIO(一般是片上处理器die和PCH die的连接)类似。

上面这张来自Intel的PPT也基本能阐明这一点。Intel将Meteor Lake的die-to-die link称作FDI(Foveros Die Interconnect)。而FDI的die间通信功耗水平为0.2-0.3 pJ/bit。这张图中的延迟数据比较模糊,只说是小于10ns。AMD那种相对简单粗暴的连接方式,此前公布的延迟数据也是差不多的水平。

AMD说Zen 2架构的这种die间连接延迟为13个FCLK(Infinity Fabric)时钟周期,即不到9ns;如果推升DDR内存频率和FLCK的频率,则Ryzen 3000系列处理器的13个FCLK周期可低至7.22ns。所以Intel这边的延迟数据就显得并不算多好。

另外表中的带宽数据也不算明朗,2 GT/s(每秒20亿次传输)没有指明每次传输的宽度。Chips and Cheese评论说,有可能带宽也就是OPIO或IFOP(Infinity Fabric On Package)的水平。

通信协议方面,Intel表示CPU与SoC Tile采用IDI(In-Die Interface)协议,Graphics Tile到SoC Tile则采用iCXL协议(对于现在很火的CXL的一个内部实施方案,和IDI应该有诸多相似之处),SoC与IOE Tile连接是通过IOSF(Integrated On-chip System Fabric)和DisplayPort——可见IOE Tile上估计是有PCIe控制器和DisplayPort PHY的。

这里的IDI,最早出现于Intel Nehalem架构(2008年,初代酷睿i5/i7),用于把CPU核心连接到uncore的Global Queue和L3;后续IDI就成为Intel处理器ring bus总线的主要协议了,当然后续有不断更新。总的来说,IDI是一种处理mesh和ring总线通信的内部协议。

值得一提的是,此前Intel处理器的核显也采用IDI协议与L3 cache连接。去年我们撰写的《苹果M1统一内存架构真的很厉害吗?稀松平常的UMA(下)》一文曾经提到过,酷睿处理器从Sandy Bridge(6代酷睿)开始就把核显挂在环形总线上,LLC(也就是L3 cache)也与核显共享(如下图)。换句话说,核显和CPU一样都能用L3资源。

不过从Meteor Lake的die shot来看,Graphics Tile和CPU Tile离得比较远,所以过去的这种设计应当也就不复存在了,也就是说核显可能就不再共享L3 cache了。这么做对核显效率会有影响吗?Chips and Cheese评论说或许也未必,因为一方面总线上的stop变少,这利于降低延迟、提升数据传输的能效;另外这可能也有机会让ring频率变高,达成CPU核心更高的L3性能;还有就是核显和CPU隔开,便于将整个CPU Tile设定在低功耗状态,降低功耗。

Chips and Cheese对此还特别提到了一点,就是一般核显的LLC命中率极低。比如Arm架构普遍会用到的SLC(System Level Cache)也为GPU服务,8MB SLC就只有28%的命中率。AMD的GPU Infinity Cache命中率也很低。Intel这边的情况也没好到哪里去。所以有没有必要再共享L3,原本就很值得怀疑。

与此同时,Intel处理器现在的Xe核显配备了更大的专用cache,相比AMD这边的Vega和RDNA 2核显都更大。若这种设计持续,则Meteor Lake的核显应该就有足够的cache资源,不需要多依赖L3。那么当前的这种设计也就比较好理解了。

来源:Lecomptoir via Chips and Cheese

虽然单纯从物理层面的die shot来观察,我们普遍都觉得Meteor Lake即便用了chiplet的方案,耦合度依然比较高,但Chips and Cheese认为其灵活度相比AMD的方案更高,更为分散化(disaggregation)。而且FDI连接在达成与AMD IFOP相似性能的同时,功耗更低。

所以这种连接并不用于性能敏感路径。SoC到IOE Tile链接处理DisplayPort和PCIe数据;核显内存访问则主要由核显的专用cache进行——核显到SoC链接用于处理GPU的cache未命中请求;CPU的L3主要获取内存访问,即藉由CPU到SoC Tile。

Chips and Cheese认为SoC很可能在CPU Tile上有挂一个ring stop,跨die链接只留意发往SoC的IDI packets,而“热”数据则仅在CPU Tile内部ring stop上传递。从die shot来看,在CPU Tile的效率核(E-core)ring stop和这片die的边缘之间有这么一个部分,猜测“这个位于CPU Tile的部分会有不少发往SoC Tile请求的队列和仲裁逻辑。”

明年电脑全面走向chiplet

Intel在Hot Chips上再次明确了14代酷睿Meteor Lake明年发布——上个月有传言说台积电N3工艺遭遇不确定性,可能对Meteor Lake的发布产生影响,不过最近的消息说Meteor Lake的Graphics Tile实际上用的是台积电N5工艺。另外除了CPU Tile基于Intel 4工艺外,传言IOE Tile和SoC Tile都基于台积电N6工艺(还有个base die是基于Intel的22FFL工艺)。

无论面向台式机还是笔记本的Meteor Lake处理器,预计都会采用这种chiplet方案。毕竟像Intel这种方案的特色就是面向不同场景的弹性化选择。未来AMD也有概率会采用类似的方案,因为此前AMD就提到以后15-45W TDP的处理器也将应用chiplet结构,这对其现有IFOP而言在功耗上是个挑战。

这算是个新的技术战场,我们也很期待看到在PC处理器具备相当的性能与功耗弹性扩展空间以后,又会赋予PC设备怎样的体验提升。

责编:Luffy
本文为EET电子工程专辑原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 3D 封装的散热似乎的确是个挺热的讨论和研究领域,比如什么流体通道(fluidic channels)之类的,有兴趣的可以去查一查。
  • 请问这样下去散热会成为巨大的挑战对吗?该如何发展?能否展开讨论!。
阅读全文,请先
您可能感兴趣
汽车厂商可以通过多种方式配置这款Thor 超级芯片,比如将平台所有 2,000 teraflops 专用于自动驾驶管道,或者将一部分用于车内 AI 和信息娱乐,另一部分用于驾驶员辅助。
“数字时代的关键资源是数据、算力和算法,其中数据是新生产资料,算力是新生产力,算法是新生产关系,三者构成数字经济时代最基本的生产基石”。亿铸科技聚焦国产存算一体AI大算力芯片,28纳米工艺实现10倍能效比。
如今,作为第三代半导体的宽带隙器件,氮化镓半导体技术已广为熟知。凭借其良好的CMOS兼容能力,GaN工艺可能实现高频、高功率GaN器件与高密度存储和数字逻辑电路的高度集成,从而推动包含射频收发器、现场可编程门阵列、处理器和存储器等功能的高频大功率系统级芯片的构建与实现。
今年初,Mikron准备了一个投资项目,计划将产能扩大两倍(每月达6000片),用于生产180-90nm的芯片。为了实施这一项目,该公司需要大约100亿卢布。因此,俄罗斯此次给予70亿卢布的资金支持,将极大缓解Mikron扩产的资金压力。
当芯片产业在一二线城市得到了大力支持,遍地开花、欣欣向荣的局面下,是否有过热隐忧的问题?智能汽车是人工智能落地很好的载体,也有望成为移动服务器。但汽车电子的起量速度远慢于消费电子,手机可以卖上千万,那汽车能卖多少?于AI芯片企业来说,又该如何在创新中生存,在生存中发展?
日前,在2022 RISC-V中国峰会上,阿里平头哥发布首个高性能RISC-V芯片平台“无剑600”及SoC原型“曳影1520”,首次兼容龙蜥Linux操作系统并成功运行LibreOffice,刷新全球RISC-V一系列纪录。基于无剑600软硬件全栈平台,开发者和厂商可快速开发RISC-V芯片,推动迈向2GHz高性能RISC-V边、云应用新时代。
由于采用性能相对强大的M1处理器和mini-LED屏幕以及更多的创新,新款iPad Pro 2021已经成为消费者心目中最受欢迎。然而,iPad 2却已经在全球范围内被列入“复古和过时”的名单中。
目前来看,折叠屏新机作为一种新的生产力工具,逐渐成为高端/平板的一种趋势,有报料称三星的Galaxy Z Fold 3发布时间或为7月,并且会引入新手势操控。

近日,端侧人工智能芯片先锋企业亿智电子完成了累计数亿元规模的B轮融资。其中超亿元的B2轮于本月完成交割,B2轮由温氏资本领投,三七互娱跟投,老股东北极光创投、达泰资本、珠海高新金投等连续多轮追投。本轮融资将加速推进亿智电子在端侧AI通用算力平台的建设,尤其在智慧安防、智能车载、智能硬件(AIoT)等智能化市场的纵深布局。
消费者、政策/法规、市场三合力,不断推动ADAS渗透率提升。2022年3月国内新车L2级配套量接近41.6万,渗透率近30%。ADAS成标配,CIS如何升级? 豪威集团汽车CIS系列专题ADAS篇将分5期,每期一个硬核知识点,助您详尽了解ADAS领域应用、技术趋势与车规产品。本期聚焦豪威集团针对ADAS提出了怎样的车规解决方案?有怎样的优势?
来源:现代快报9月24日,现代快报记者从南京信息工程大学获悉,该校人工智能学院(未来技术学院)信息工程系更名为元宇宙工程系。记者注意到,9月23日,人工智能学院(未来技术学院)印发《关于信息工程系更名
扫码咨询Ella老师,享受预报名优惠价
几年前,大部分人不会想到汽车芯片市场的格局会在短期内发生巨大的变化。一方面,英伟达、高通、地平线、芯驰科技、黑芝麻智能等厂商正在刮分NXP、TI、瑞萨、赛灵思等传统厂商占据的座舱和ADAS市场;另一方
  文|王么么   编辑|李鑫小米会不会与北汽合作造车?第一款车的价格会不会突破30万?2022年以来,小米造车的推进速度似乎快了不少。今年3月22日,小米在2021财年报表中披露,小米造车研发团队规
2021年,新能源电池行业移动机器人市场规模约在11亿元,光伏行业6亿元。(文末附下载方式)文|新战略8月15日,在由中国移动机器人(AGV/AMR)产业联盟主办的“第十一届中国(深圳)工业物流与仓储
1. cns 脚本自动标定值在搭建好Ape 工程后,可以通过Ape中的Function 功能,添加脚本用于自动化标定1.点击Tool2.点击Function1.1 新建脚本选中Scripts 下,右键
学更多好课,看更多技术书籍,尽在创芯大讲堂适用人群在校本科生/研究生、IC后端工程师、期望拿到高薪Offer的IC设计者、对芯片物理验证感兴趣者扫描下方二维码直接购买课程课程概述今年,各大IC设计公司
北京博示电子作为国内OLED喷墨打印设备的领先者且是国内唯一一家有6代线量产经验的喷墨打印设备公司,公司在OLED光提取 MLP技术的喷墨打印平坦化上的喷墨打印设备已于今年8月份搬入客户端,预计10月
9月23日,DSCC预测,明年大尺寸OLED设备投资(以进口计)将为零。大尺寸OLED设备投资近年来不断下降,从2019年的30亿美元下降到今年的1.42亿美元,预计明年OLED设备投资不会大增,20
文|舒舒二舅的精神内耗,一条微博引发的松弛感艳羡,流量面前,开始觉得情绪也不是自己的,前脚还在内耗能否被治好里嚷嚷,后脚就双手合十告诉自己要松弛,被互联网治愈原来也这么累。所以,到底是群众的情绪主宰了