当前真正能够板上钉钉,被TechInsights认为是真·4nm的也就只有三星4LPE了,也就是三星自家Exynos 2200芯片用的工艺,虽然其实际表现好像不怎么样,而且作为一个完整工艺节点,其改进幅度并不大。

在TechInsights前不久把台积电N4、三星L4X称作假4nm以后,今年一大批已经上市的4nm芯片也就成了假4nm芯片——当然苹果A16所用的N4P工艺。

当前真正能够板上钉钉,被TechInsights认为是真·4nm的也就只有三星4LPE了,也就是三星自家Exynos 2200芯片用的工艺,虽然其实际表现好像不怎么样,而且作为一个完整工艺节点,其改进幅度并不大。

其实到目前为止,我们都不怎么清楚4LPE的实际性能水平。一方面是高通用的三星4nm并非4LPE,而是据说差别甚大的4LPX;另一方面Exynos 2200的性能水平虽然拉跨,但同节点没有直接的对比对象,更何况三星LSI的芯片设计水平在座各位也是知道的(删去)…

无论如何,技术和工程层面所作的努力,在半导体尖端制造工艺上都是不易的。去年的IEEE国际电子器件大会(IEEE International Electron Devices Meeting)上,三星曾大致介绍过这代工艺。

虽说4LPE工艺已经是三星foundry的最后一代FinFET器件工艺了,但这仍然有利于我们了解三星foundry目前的技术发展水平,乃至当前半导体制造最尖端技术都有哪些特点。

器件微缩与密度变化

我们之前撰文谈4nm时提到过,三星4nm工艺属于7nm工艺之后的一次完整迭代,或者说这是个full node(不过它在基本规则上仍然较多地继承了7LPP)——虽然不知就实际应用来看,其寿命会多久:毕竟后续的3nm才是三星要推的重点。这就意味着4LPE和台积电N4的定位是不一样的,后者是其前代工艺的改良版。

就器件层面,从Wikichip的总结来看,三星4LPE工艺的fin(鳍)、S/D(源极/漏极)都已经来到了第7代(7nm和5nm分别是第5代和第6代);应用更多EUV光刻也是已知信息了。

似乎从HP高性能和HD高密度单元来看,两种CPP(Contact Poly Pitch)间距相比于5LPE都是没有变化的。三星在此前谈到4LPE是有器件层面的pitch scaling的——或者说晶体管间距变小,但没有说具体怎么个缩法;2019年的时候,Wikichip曾说4LPE工艺的fin pitch有变化(27→25nm),金属互联尤其是M1层有显著变动(40→28nm)。

在晶体管密度方面,Wikichip早前就估算4LPE密度大约有8%的提升。这就让三星4LPE在晶体管密度上和台积电N5达到了相似的水平,都在140 MTr/mm²(百万晶体管每平方毫米)左右——这是HD高密度单元库的密度情况。

来源:WikiChip

HP高性能单元部分,4LPE的晶体管密度约为97.1 MTr/mm²。这个值和台积电N5的高性能单元库也相对接近,但略密一些。目前尚不清楚台积电“真·4nm”(因为N4已经被TechInsights认为和5nm区别不大了)可达成的实际密度提升,N4或N4P理论上也会有器件密度的小幅提升(台积电公开的值是6%)。单纯从器件密度来看,N4和4LPE应该也差不了多少。

不过不要忘了尖端制造工艺的另一名选手Intel。从Intel此前公开的信息来看,Intel 4工艺的HP高性能单元晶体管密度可能达到了大约120 MTr/mm²。这就让台积电和三星的4nm都不怎么够看了。但一方面是Intel 4至少也要等到明年才来,另一方面是Intel 4工艺是没有HD库的。

器件密度问题上另外值得一提的是,4LPE在SRAM部分提供了一种UHD(超高密度)SRAM单元,不过利用的主要是COAG特性,也就是单元scaling booster方面的优化。只不过三星也没有公开UHD SRAM单元的尺寸信息,也无从谈起和台积电工艺的比较了。

单元层面的密度优化

一般器件层面的各种间距若无太大变化,则密度提升或者说die size缩减要靠的就是所谓的scaling booster优化方案了。前文已经提到,4LPE至少提供了HP高性能和HD高密度单元,这两个单元选择都包含了两种gate pitch,分别是54nm和60nm,相比于5LPE是一样的。HD单元高度200nm,HP单元高度254nm。据说这让4LPE的单元成为目前已知单元高度的工艺节点里最短的单元。

三星表示,4LPE相比于5LPE有额外的一些BEOL(back-end-of-line)和MOEL(middle-end-of-line)优化,令HD和HP单元的性能分别提升了3%和5%。

在此多做一点解释,此前有同学问FEOL、MEOL、BEOL是什么意思。CMOS制造大方向可以切分成3块,就是FEOL、MEOL和BEOL。FEOL也就是前端制造过程,一般是wafer之上的晶体管/器件级别的layout;而MEOL则可理解为晶体管级别的互连——不过MEOL仅限在晶体管层级的互连上,是低层级的互连;BEOL后端流程进行的是P&R(placement and routing)阶段的互连。当然其中还涉及到很多细节。

藉由各方面的优化,典型Vdd之下,4LPE相比于5LPE性能综合提升大约7%,而功耗降低12%;低Vdd之下,这两个数字则分别是10%和12%。

来源:S. Badel et al., "Chip Variability Mitigation through Continuous Diffusion Enabled by EUV and Self-Aligned Gate Contact," 2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2018, Fig.2,9, doi: 10.1109/ICSICT.2018.8565694.

具体谈谈scaling booster方面的特性。三星早在14nm工艺之上就引入了SDB(single diffusion break;也叫做single dummy gate;如上图(b)),此前的科普文章里解释过什么是SDB,不了解的可移步阅读。这是一种典型的可缩减单元尺寸的方案,简单来说是缩减原本用于隔离相邻单元的位置的长度,达到让单元更紧密的目的。4LPE也不例外,三星用类似的技术已经很多年了。

不过值得一提的是,在7nm工艺前后,三星引入了一种MDB(mixed diffusion break)。对应的技术似乎是三星的独家方案,据说能够更为精确地进行diffusion break相关时序与漏电分析,混合使用SDB和DDB(double diffusion break,上图(a))达成更好地性能与功耗平衡。8nm、7nm和5nm都选择了MDB方案。

其实单纯使用SDB需要考虑很多复杂的问题,像这样的方案在某些情况下会面临电特性、性能方面的不良效应。未知是三星已经最小化影响,还是为了追求更高的密度。但三星也给出了在SDB方案下,和dummy gate(insulator)不同距离之下的gate的漏电情况,似乎差别还是非常小的。

另外一个比较重要的方案是COAG(contact over active gate)。以前的gate contact(栅极接点)是放在nMOS与pMOS器件之间的所谓ETE部分的——接点位置要伸到外面去,这就要占据额外的die面积了。三星是从7nm开始,把这个触点位置逐渐移到边缘位置。

而在4nm上,三星终于是把gate contact搬到了active area位置(Rx),进一步缩减了单元高度。似乎此前我们在介绍Intel 10nm工艺的时候就提到,Intel早就这么干了。但可能当时的工艺水平还没有像现在这么高,台积电也是在5nm工艺上达成的COAG。COAG的实现据说是挺不容易的。

实则像SDB、COAG这种看起来只是位置问题,牵扯的因素很多。且不说达成位置摆放精度之类的工程问题,要在不同位置下确保某些关键电特性的一致性,还是相当考验foundry厂的技术能力的。比如SDB的应力控制;而像COAG这类方案下,三星还特别公布了把contact接点放在不同位置上,阈值电压的变化情况。至少就三星公布的数据来看,从现在的gate contact接点,到此前放置的边缘,不同位置的电压漂移不到10mV。

到这种微观世界的小调整,尖端制造工艺上任意物理位置layout变化、材料、化学等相关的微调都会带来很多副作用,对于最终的性能造成影响。所以像pitch scaling之外的这些scaling booster方案要实施起来也很费时费力。

不过从这两年foundry厂的推进工作来看,尤其是三星自7nm之后开展的工作,都充分说明了foundry厂当下寻求密度突破、die size缩减正越来越多地把工作放到单元层面,或者说减少die上很多看起来像是浪费的面积;毕竟晶体管/器件层面的各种pitch scaling真的没那么容易。 

责编:Luffy
本文为EET电子工程专辑原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
阅读全文,请先
您可能感兴趣
尽管韩国半导体领域国产化政策已取得进展,但部分关键技术仍高度依赖其他国家,尤其是欧美、日本,加上美中贸易战和俄乌冲突破坏供应链稳定,断供潜在风险并未切实解决。
印度300亿美元全面改革科技产业计划足以“慰藉”印度的制造大国之梦。正如对于鸿海和Vedanta的合作项目,Vedanta创始人阿加瓦尔在其社交平台写道,“现在印度距离自己的硅谷又近了一步!”
整体来看,在美国不断加大制裁与限制之下,中国半导体设备厂商必将坚定自主自造的决心,进一步提升国内厂商供应链安全意识,推动供应链本土化建设。而高端GPU也将如此。
市场研究公司TrendForce数据表明,2022年第一季度,台积电在全球芯片代工市场的份额为54%,是三星的三倍多。因此,三星要想在芯片代工上取得更大的突破,显然还要面对台积电这座“大山”。
路维光电募投项目会进一步将半导体掩膜版量产能力提升至130nm制程节点,并立足于自主研发、突破半导体掩膜版制造中的精度控制、缺陷控制等关键技术,将半导体掩膜版制作技术进一步推进至110nm/90nm/65nm等制程节点。
不管我们怎样续命,摩尔定律总会有终结的一天,毕竟一个硅晶胞的边长也无法再小,过分追逐先进工艺已并不明智。而摩尔定律所定义的“晶体管数量翻一番”,是否能理解为“单位面积上的晶体管所构成的电路性能提升一倍?” 
由于采用性能相对强大的M1处理器和mini-LED屏幕以及更多的创新,新款iPad Pro 2021已经成为消费者心目中最受欢迎。然而,iPad 2却已经在全球范围内被列入“复古和过时”的名单中。
目前来看,折叠屏新机作为一种新的生产力工具,逐渐成为高端/平板的一种趋势,有报料称三星的Galaxy Z Fold 3发布时间或为7月,并且会引入新手势操控。

消费者、政策/法规、市场三合力,不断推动ADAS渗透率提升。2022年3月国内新车L2级配套量接近41.6万,渗透率近30%。ADAS成标配,CIS如何升级? 豪威集团汽车CIS系列专题ADAS篇将分5期,每期一个硬核知识点,助您详尽了解ADAS领域应用、技术趋势与车规产品。本期聚焦豪威集团针对ADAS提出了怎样的车规解决方案?有怎样的优势?
Vicor 公司荣获“2022 马萨诸塞州年度制造商”称号
本文介绍有关实现优化电路板布局的基础知识,在设计开关模式电源时,优化电路板布局是一个重要方面。合理布局可以确保开关稳压器保持稳定工作,并尽可能降低辐射干扰和传导干扰(EMI)。这一点电子开发人员都很清
点击上面↑“电动知家”可以订阅哦!电动知家消息,近日,瓜子二手车APP全网首发3年保值率榜单,而在中国品牌新能源车型排行中,极氪001保值率为65.2%,排名第一。即便在中国市场排行榜中,极氪001的
人们常说:“人生就是一场游戏,我们要做的就是打怪、升级、通关”。对于学习嵌入式来说,其过程也是如此。一前言最近看到APP上给我推送了很多类似的回答,借此机会,也想着重新审视一下自己的学习历程,以及结合
点击上方蓝字关注我们微信公众号:OpenCV学堂关注获取更多计算机视觉与深度学习知识引言YOLOv5最新版本的6.x已经支持直接导出engine文件并部署到TensorRT上了。FP32推理Tenso
知识酷 👆显示技术 | 显示资讯 | 知识管理第1329篇推文在研究可以折叠或弯曲显示屏类型时,苹果现在也在研究技术,以便iPhone显示屏本身可以 "治愈"不可避免的磨损。现在,一项新授予的专利提出
经常会听到MCU某I/O的驱动能力是xxmA,那么到底什么是驱动能力呢?如果某IO的驱动能力是5mA,它就输出不了超过5mA的电流了吗?为什么IO的驱动能力有差异呢?要回答以上问题,我们需要先了解一下
点击左上方蓝色“一口Linux”,选择“设为星标”第一时间看干货文章 ☞【干货】嵌入式驱动工程师学习路线☞【干货】Linux嵌入式知识点-思维导图 1我们在平时的服务器运维工作中,要经常安装一些软件,
点击上面↑“电动知家”可以订阅哦!电动知家消息,近日时代财经通过采访特斯拉内部员工等方式,让我们了解了特斯拉上海工厂员工的工资以及日常的工作情况。曾在上海工厂总装车间工作过的柳高(化名)告诉时代财经,
>>项目背景随着技术的发展和市场的普及,无人机行业应用已越来越广泛。用无人航拍机进行拍摄是摄影圈中较为流行的拍摄方式之一,目前进行航拍一般是在无人机上安装兼容的运动相机,或使用无人机内置相机拍摄。所谓
高通技术公司今日宣布与领先的开源解决方案提供商红帽公司(Red Hat)合作,为采用骁龙®数字底盘™的下一代汽车带来达到功能安全等级(ASIL-B)的基于Linux的操作系统。骁龙数字底盘是一整套面向