Intel Foundry先进封装能力简谈：开启OSAT封测厂模式后...

每次在谈先进封装技术之时，我们多少都会提到Intel于2021年发布的Ponte Vecchio——即面向数据中心的GPU Max。不管这颗芯片商业成绩如何，它之所以会被人津津乐道是因为其上基于5种不同的前道晶圆制造工艺——部分来自Intel Foundry、部分来自三方，将近50片die封装在了一起，堪称当代芯片先进封装技术应用的楷模了。

而对Intel这家公司近两年发展策略有关注的读者，应该对于Intel Foundry对外提供代工服务不会陌生——去年的Direct Connect活动上，Intel就明确了要认真对外提供半导体先进制造工艺代工服务的决心。

去年的Intel Foundry活动上，有个可能被不少人忽略的关键信息：Intel Foundry宣称自己是“系统级foundry”——我们在报道文章里已经就Intel的“系统级”代工厂概念做过解释。其中有一个组成部分就是“芯片系统的技术能力”，典型的像是先进封装工艺。

换句话说，Intel的EMIB, Foveros先进封装技术不仅是用在Ponte Vecchio这类自家芯片产品上，也对外提供封装服务。最近Intel Foundry就在媒体会上提到，自己已经准备好了类OSAT的灵活新“模型”，甚至接纳客户用三方前道工艺或测试，再用Intel的封装方案…

虽然今年我们不会去到Direct Connect活动现场，但基于最近Intel Foundry召开的媒体会，我们仍旧期望谈一谈目前Intel对外提供的先进封装技术及服务，以及Intel Foundry在这方面究竟有哪些差异化竞争技能。这也有助于我们更进一步地理解该市场。

Intel的先进封装：2.5D, 3D, 3.5D

这次媒体会上，英特尔先进系统封装与测试事业部副总裁兼总经理Mark Gardner特别提到，AI的发展造就芯片设计复杂度和范式的巨大转变。这也是个共识，尤其在AI算力高涨的当下，前道制造工艺受制于摩尔定律，无法完全满足AI应用的发展需求。尤其芯片制造受到reticle limit的限制——通常我们说，光刻机可处理的单die最大尺寸在860mm²左右。

在半导体制造技术发展过程中，如果晶体管无法以更快的速度缩小，单die尺寸还有客观限制存在，则more than Moore之类的核心思路，都是通过先进封装将多片die“缝合”到一起。在数据中心和PC市场，贯彻这种思路的芯片已经不少了。随着GPU、AI加速器的需求增长，Intel认为单封装内，基于先进封装集成更多die这一市场会走向价值飞跃（bomb）。

有关“先进封装”，此处再做个简单注解。不同企业对“先进封装”一词的定义有差别。我们去年走访的诸多封装设备供应商普遍认为，已经广泛应用的flip-chip倒装、fan-out扇出型封装都属于先进封装范畴。在《先进封装的现在和将来，价值链的未来重心》一文中，我们说<100μm的互联间距就已经被不少企业称作“先进封装”了。

但也有一些企业将“先进封装”的定义窄化到2.5D/3D封装技术，Intel就是其中之一。从Intel在媒体会上提供的信息来看，他们划定的“先进封装”就是从EMIB硅桥——即2.5D封装方案开始的，包括后续的3D/3.5D封装。

前两年电子工程专辑针对EMIB、Foveros封装技术，包括EMIB-T变种、Foveros技术迭代都有过多番解读，本文不再就EMIB和Foveros花太多篇幅。下面这张图，对这两类技术做了个比较高层级的抽象总结。

最左边的FCBGA是指Flip Chip BGA，也就是平常所说的芯片倒装方案——在Intel的定义里属于传统封装：die是倒扣在基板（substrate）上的——现有芯片产品中应用已经相当广泛。图中有个FCBGA 2D+方案，相比于更传统的2D方案，其特点在于增加基板堆叠：基于相对的高密度基板，有利于提升连线密度——适配更多的pin数量或更密集的IO。

Mark说FCBGA 2D+适用于一些pin数量较大，但die又没有必要做到太大的networking和交换类产品，从成本可控的角度，FCBGA 2D+就是不错的选择。

而中间的EMIB硅桥互联方案，就是典型的2.5D封装了。和采用interposer（如硅中介）的2.5D封装方案不同，硅桥相当于在基板上“开槽”——两片die则通过这片较小的硅桥区域实现互联。Intel在宣传中常提到，EMIB是真正具备低成本特性的2.5D先进封装方案，且“在高端HPC AI应用中表现非常出色”。

至于EMIB这一列的“3.5D”方案，其本质是在EMIB硅桥的基础上，加入了有源中介层（active/passive die），其上再堆叠芯片die。从示意图来看，这应当是一种同时结合了EMIB 2.5D封装和Foveros封装的方案——Ponte Vecchio可能就用上了这种两相结合的技术：EMIB主要连接HBM存储die，Foveros则负责中间区域计算die的互联。

但这种方案似乎也涉及到了interposer与硅桥的连接。行业内也逐渐有更多的市场参与者和媒体将此类混合封装方案称为“3.5D封装”。

Foveros相对的就更为知名了：面向PC的酷睿Ultra处理器已经在广泛应用这类方案。Foveros 2.5D与3D封装的差别，应该就在于基板和die之间的interposer中介层，究竟是有源（active）还是无源（passive）的。比如说Intel 2018年发布的Lakefield处理器，其底层的base die就是个有源中介层（active interposer）——它本身也发挥功能逻辑，其上有各种I/O、音频codec、安全等组成部分——那么则可以说这就是Foveros 3D封装方案。

另外值得一提的是，此前的文章里也介绍过Foveros历经几代，到最新的Foveros Direct（应当是第四代Foveros）采用铜铜（copper-to-copper）混合键和（hybrid bonding）互联方案。前两年公开的数据是，预计其键和间距≤10μm。

Mark说：“对于AI HPC产品而言，可基于这些技术混合使用。”“比如芯片可以选择Foveros Direct 3D，再将其与HBM连接，最终采用EMIB 3.5D封装方案。”“这些技术彼此之间并不互斥，可应用到同一片封装上。”且这些技术并非“为未来准备”，而是已经“量产（in production）”。不知道这里的 “量产”是否已经包含先进封装要求最高的Foveros Direct。

要解决先进封装的成本和产能问题

这应该还是我们头一次听Intel Foundry面向媒体单独去谈自家的封测业务（“先进系统封装与测试”），乃至特别谈到“Intel Foundry已经为OSAT模型做好准备”（Intel Foundry is ready for the OSAT model）——这些我们会放到文章的最后去谈。就论证Intel Foundry在后道（或中道）封测领域的优势问题，我们理解Intel主要传达了两点：

其一，对于AI HPC应用的芯片而言，尤其是EMIB 2.5D这类方案具备了最好的成本优势；其二，Intel Foundry有足够的2.5D封装产能，也在现有市场下，为客户提供多供应商（multi-source）的选择；

另外还有不可免俗地谈到Intel Foundry在芯片封装领域有足够的经验，内部Intel Products的芯片就是由Intel Foundry封装的，并强调有垂直整合能力。以及目前全球最大的10家先进封装客户中，Intel已经拿下其中5家的design-win，包括思科、AWS。

首先是EMIB 2.5D封装为AI芯片带来的成本效益。实际上“成本效益”应当是从很早期EMIB于2017年诞生之时，Intel就在强调的优势，毕竟我们说基于覆盖整个封装的interposer中介层的2.5D封装技术，其大尺寸的硅/RDL interposer（比如CoWoS）成本还是很高；“而EMIB桥其实就是一小片一小片的硅（tiny pieces of silicon），在一个晶圆上造，就能获得数千片，对晶圆的利用率是极高的。”

这张PPT对比了EMIB硅桥可达成90%的晶圆利用率，而硅/RDL interposer由于面积本身就很大，如果是reticle limit的8倍（考虑2-4片reticle limit可容纳的最大die，以及周围十数片HBM存储die的大型AI芯片），对于晶圆的面积利用率仅有60%——甚至将来要走向10倍。这部分EMIB就有相对显著的成本优势了。与此同时，这也让EMIB具备了更高的良率和产能。

另外从生产步骤来看，基于硅/RDL interposer或扇出型桥（Fan-out Bridge）的2.5D封装，必然需要走晶圆级封装流程（即Chip-on-Wafer步骤）。Mark谈到，这一步骤也会带来额外的良率损失，且令整个封测周期变得更久——“至少是以周计的”，则最终会延缓产品上市时间。

加上EMIB硅桥方案在适配更大封装的灵活性上更好；以及在市场上现有解决方案基础上，Intel Foundry为客户给出了多供应商选择（multi-source, diversified supply chain，这一点应当也相关于供应链的区域化趋势）；最终Intel说，EMIB 2.5D是“低成本，高良率，快速周期，支持AI高速成长”的方案。

当然上述内容并未涉及EMIB硅桥方案相较于CoWoS这种硅/RDL interposer技术的弊端，要不然Intel也不会推Foveros 2.5D了。EMIB相比于Foveros 2.5D/CoWoS这类方案，虽然的确有成本优势，但互联密度、走线灵活性都存在先天弱势，还需考虑芯片及封装整体设计的热与信号完整性等问题。

另一个Intel Foundry阐述自我价值和优势的关键，在于经验、产能和系统级整合能力上。除了Intel Foundry已经为Intel Products成功做过>250种2.5D设计这类经验谈，从产能角度来看，上图左侧的红线给出了现在产业内的晶圆级先进封装产能位置（主要应该就是指CoWoS），而蓝线覆盖区域均为Intel认为自己目前所能达成的2.5D先进封装产能，即表征Intel目前有着>2倍于同行业者的产能。

这个数字似乎很大程度是说给投资者听的，更多也在表达Intel Foundry在AI时代的潜在价值。另一方面，可能Intel也是期望借此说明AI芯片具备旺盛的市场需求。

与此同时，Mark还强调了Intel Foundry的“垂直整合”能力——这部分在我们看来还是强调自家在芯片与封装相关能力方面的设备、能力、经验储备，包括Mark提到的实验室与配套设备的齐全、对材料特性的理解、潜在新技术的未来规划、联合设计与优化能力，还有细致到对TCB热压键和工艺的掌握，对大型封装的翘曲管理及各类系统相关的经验。

当然还有去年的活动上，Intel Foundry就在反复强调的“系统级foundry”，从系统层面对技术做联合优化的能力——不仅是封装或先进封装技术，还包括了从设计到封测的全套系统能力（听起来Intel Foundry也提供后端设计服务）。这在追求系统级性能提升和效率优化的当下也尤为重要。

为OSAT灵活模型准备就绪

有关Intel Foundry的优势，Mark还特别提到了一些细节，比如“die sort（分选）”流程，即针对最终要封装到一起的不同die/chiplet，提前搞清楚所谓的KGD（known-good dies）。在该步骤上，Mark说Intel有超过10年的量产经验，“在将die放到基板上之前，就进行分选或者说测试。”“由于是die的形式，尺寸也不大，我们就能很好地控制温度。”“1-2秒内就做到100℃的温度变化。”

“则在封装和最终测试之前，就能在die sort步骤上进行对应的测试。”“换句话说，在制造流程更早期就掌握die的好坏信息，最终有利于提升良率、节约成本。”而且对于EMIB而言，“不仅是die sort，还有从先前的流程中commit更多元件之前，就能做的测试插入。”“这在需要10、20、30乃至50片tile（die/chiplet）的时代，显得尤为重要。”

上面这张图总结了Intel Foundry在提供封装服务时的主要能力及差异化，包括前文提到的EMIB, Foveros先进封装技术，提前做die sort拣选并掌握KGD信息、TCB热压键和工艺（这一点我们在以往的文章里提过，也是Intel的强项之一）、芯片/封装的联合设计能力，以及在大尺寸封装下（120x120mm）对于翘曲、温度等控制与基板方案，总体提供系统技术联合优化和持续迭代。

从面向客户提供foundry服务的角度来看，Mark说过去几年Intel开启foundry和类OSAT的服务以后，有几件事“和我们的客户有一些共鸣”，有关“在开发任意阶段满足客户产品需求”，“听取客户想法”之类的问题，我们就不多谈了。对Intel Foundry在OSAT类服务上的转变，有两个关键。

第一，相比于以前，Intel Foundry“改变了模型”，“变得具备灵活性”。比如如果客户想要选择EMIB封装技术，但芯片的前道制造是用其他foundry厂的工艺或测试，则Intel也提供支持。或者“如果客户对我们的测试解决方案、die sort之类的能力感兴趣，当然也欢迎选择我们晶圆侧的服务”。

Intel在PPT中将这种转变称为“支持多foundry的工艺节点”“提供灵活的交钥匙服务模型”。Mark甚至提到，“很多人可能会惊讶于，我们其实已经和台积电、三星等foundry厂有了长期的合作，设计规则支持他们的晶圆和我们的封装技术相兼容。”

这其实也没什么好奇怪的，近两代的酷睿Ultra处理器基本就是基于台积电的前道制造工艺，再交给Intel Foundry封装（如Arrow Lake-H，Compute tile采用台积电N3B工艺，GPU tile采用台积电N5P工艺，SOC tile与I/O tile都用N6工艺；最后再做Foveros封装）——可见内部经验已经有了。

第二，“我们为OSAT模型做好了准备”——这句话的意思，我们的理解主要是Intel Foundry对于成本、产能，及客户IP保护的承诺。Mark说这方面实则已经有了一些不错的先例，而现阶段要培养起Intel Foundry的可信度，让更多客户愿意选择Intel Foundry。所以思科、AWS是目前可公开的不错案例，Intel Foundry也已经从全球前10大先进封装客户的5个那里获得了design-win，且“好些都已经量产”。

媒体会问答环节，Mark表示虽然无法透露就封测服务上，除AWS和思科的其他客户名单，不过典型的有“数据中心服务器AI加速器类型产品”。

最后值得一提的属于Intel Foundry在先进封装服务方面的优势项：作为前道foundry厂的前瞻工艺与技术研究，比如媒体会上提到的玻璃芯（glass core）基板技术——这也是近两年行业关注的焦点，同为Intel Foundry投入了好些年的技术点。Mark说玻璃芯技术对EMIB这样的封装方案而言格外有价值，所以“我们会和基板供应商和生态合作伙伴持续合作”，“发展后续的技术路线。”

“玻璃芯之外也会有其他很多的创新”。比如“当封装尺寸超过120×120mm，为了实现更大的封装尺寸，需要进行大量创新，例如在封装过程中引入新的工艺方法。这些创新涉及基板制造的方式，例如优化每个四分之一面板（Quarter Panel）的利用率。此外，还需要开发不同类型的后端固定装置和基板支撑结构，以支持更大尺寸的封装”。

在我们看来，这些也是Intel Foundry在“OSAT模型”竞争中拿下潜在市场，并获得用户黏性的关键。