三星电子4nm HBM4芯片初期良率达40%，但仍存量产挑战

4月18日消息，三星电子在4nm制程的HBM4内存逻辑芯片初步测试生产中取得了40%的良率，这一成绩远超行业通常的10%起点水平，并且优于此前同制程产品的不足20%的表现。

HBM4逻辑芯片被称为“内存堆栈中的大脑”，负责控制多层DRAM Die的操作，其成功试产标志着三星在高端内存技术领域的突破。

三星在HBM3时期由于技术误判和研发进度落后，导致其在高带宽内存（HBM）市场中处于不利地位。SK海力士凭借其在HBM领域的先发优势，占据了超过70%的市场份额，而三星的市场份额则大幅下降。此外，三星还失去了全球DRAM市场的领导地位，SK海力士在2025年第一季度以36%的市场份额超越三星的34%，成为全球DRAM市场的领导者。

面对这一局面，三星在HBM4的研发中采取了激进的技术策略。三星计划在HBM4中引入1c nm DRAM内存芯片和4nm逻辑芯片，即通过采用自家先进的4nm工艺制造逻辑芯片，并结合10nm工艺生产的DRAM芯片，以提升HBM4的整体性能。

此外，三星还在探索将逻辑芯片与DRAM芯片通过SA-DINT（Samsung Advanced Interconnect Technology）技术进行3D集成，以进一步优化性能。

不过，尽管三星在逻辑芯片方面取得突破，但其1c nm DRAM芯片的开发却遭遇了重大困难。

其中，电容漏电问题严重影响了DRAM芯片的稳定性，导致良率难以达到预期目标。三星试图通过适当放宽线宽等方式来改进电容器表现，但稳定性尚未达到预期水平，很可能会拖慢1c nm进度。

三星原计划于2024年底实现1c nm DRAM的量产，但这一时间表已被推迟至2025年6月。三星仍然希望通过改进工艺和设计来克服这些挑战，并计划在2025年下半年开始大规模生产HBM4。这无疑对HBM4内存的整体开发进度造成了影响。

而竞争对手SK海力士则选择与台积电合作，利用更先进的TSMC工艺推进HBM4的研发，这使得三星在市场竞争中处于不利地位。

与此同时，SK海力士继续巩固其在HBM市场的领先地位。其与英伟达等客户的紧密合作使其在AI数据中心市场中占据主导地位，并推动了HBM4的研发和商业化。SK海力士还计划将HBM4直接集成到处理器中，进一步提升其技术竞争力。