台积电预计 A14 将于 2028 年投入量产，但不会采用背面供电。计划于 2029 年推出带有背面供电的 A14 版本......
近日，台积电在2025 年北美技术研讨会上，进一步揭晓其最新工艺进展。
台积电 1.4nm 技术，将于 2028 年投产
A14是台积电（TSMC）首个1.4nm级工艺，基于第二代GAA纳米片晶体管，并通过 NanoFlex Pro 技术提供进一步的灵活性。台积电预计 A14 将于 2028 年投入量产，但不会采用背面供电。计划于 2029 年推出带有背面供电的 A14 版本。
“A14是我们下一代先进硅技术的全节点升级。”台积电资深副总裁兼全球销售与业务发展主管、副首席运营官张凯文（Kevin Zhang）表示，“与N2相比，其速度提升最高达15%，功耗降低30%，逻辑密度提升1.23倍（整体芯片密度），混合设计则至少提升1.2倍。这是一项非常重要的技术。”
台积电的A14工艺中采用的新标准单元架构， 张凯文补充道，“我们的NanoFlex Pro技术，实际上是设计与工艺协同优化（DTCO），允许设计者以灵活的方式设计产品，并实现最佳的功耗与性能平衡。”
Tom's Hardware报道指出，与N2相比，A14预计可在相同功耗和复杂度下实现10%-15%的性能提升，相同频率下功耗降低25%-30%（同等晶体管数量），逻辑密度提升20%-23%。
由于 A14 是一个全新节点，它将需要新的 IP、优化和电子设计自动化（EDA）软件，而 N2P（利用 N2 IP）以及 A16（N2P 加上背面供电）则不然。
台积电计划于 2029 年推出带有 SPR 背面供电的 A14版本，尚未透露该工艺技术的确切名称，按照台积电的传统命名习惯，合理推测它将被称为 A14P。
台积电的目标是于 2028 年投入 A14 工艺技术的芯片生产，尽管其未提及是否将在 2028 年上半年或下半年开始大批量生产。考虑到 A16 和 N2P 计划于 2026 年下半年（即 2026 年晚些时候）开始大批量生产，芯片将于 2026 年上市，Tom's Hardware推测 A14 目标是 2028 年上半年，以服务于下半年的客户端应用。
N2将于2025年下半年量产
台积电N2（2 nm级别）工艺是其首个采用环绕栅极（GAA）纳米片晶体管的量产技术，将于今年下半年开始大批量生产芯片。
台积电在2025年北美技术研讨会上透露，这一新节点将支持明年推出的一系列产品，包括AMD面向数据中心的下一代EPYC“威尼斯”CPU，以及苹果2025年智能手机、平板和PC的芯片。
对比N3E节点，性能提升10%-15%、功耗降低25%-30%，以及晶体管密度提升 15%。台积电表示，N2晶体管性能接近目标，256Mb SRAM单元的平均良率已超90%，这表明随着 N2 逐步量产，该制程已达到成熟的水平。
台积电指出，N2工艺节点的客户采用速度远超其前代产品，首年新流片 (NTO) 数量已是同期 N5 的两倍，第二年 N2 工艺节点的 NTO 数量已达到 N5 的约四倍，可见市场对先进工艺的强烈需求。
尽管移动设备仍是 N2的主要应用，但高性能计算（HPC）和人工智能（AI）客户正加速采用该节点，以满足能效需求。
N2P是N2的性能增强版，采用传统供电网络，性能比N2提升5%-10%，功耗降低5%-10%，适合无需密集供电网络的客户端应用。
据台积电称，A16 在很大程度上是支持背面供电的 N2P 技术，这将使芯片设计人员能够将 IP 重复用于不同的产品。对于不需要密集电源网络的客户端应用，N2P 可能是最佳解决方案，尤其是从成本角度来看。对于需要密集背面供电的客户，台积电将提供 A16。
N2P和A16两者均计划于2026年下半年量产，2027年上市。
台积电还将推出N2X，作为N2的终极版本，通过增强电压耐受性实现最高时钟频率，但功耗增加。该节点将用于高端客户端CPU和需要极致单线程性能的数据中心产品，预计2027年量产。
N3系列工艺量产进展
台积电（TSMC）按计划于2024年第四季度开始量产其增强版N3P（第三代3nm级）工艺技术，并在2025年北美技术研讨会上宣布，N3P将接替N3E，面向需要更高性能的客户端和数据中心应用，同时保留3nm级IP兼容性。N3P后续将由N3X于今年下半年接棒。
N3P是N3E的光学缩放版本（Optical Shrink），在保持设计规则和IP兼容性的同时，性能提升5%（同漏电下）或功耗降低5%-10%（同频率下），且晶体管密度增加4%（针对逻辑、SRAM和模拟模块的典型设计）。
N3P的密度提升得益于优化的光学技术，可更均匀地缩小所有芯片结构，尤其对SRAM密集型高性能设计（如AI加速器）带来显著优势。
“N3P于去年底（2024年）开始量产，”台积电资深副总裁、全球销售与业务发展主管、副首席运营官张凯文表示，“我们持续优化3nm技术。我们的策略是，在推出新节点后，继续进行技术迭代，让客户最大化技术缩放带来的收益。我们深知客户迁移到新节点需要巨大投入（如开发IP生态），因此希望他们在每个新节点上都能获得更大回报，同时我们也在产品层面提供持续优化。”
台积电一贯通过同一工艺开发套件（PDK）推出多个迭代版本，既延长设备使用周期，也帮助客户复用IP。
继N3P之后，将推出N3X，N3P和N3X都是N3家族的自然延伸。N3X芯片的大规模量产计划于2025年下半年启动。
对比N3P，N3X将提升5%最大性能（同功耗）或降低7%功耗（同频率）。但N3X的核心优势在于支持最高1.2V电压（对3nm级技术而言极端），从而实现芯片最高频率（Fmax），满足需要极致性能的客户端CPU需求。不过，这一特性需付出代价：1.2V电压下漏电功耗可能增加250%，Tom's Hardware表示，因此芯片设计者需谨慎权衡。
您可能感兴趣
