最近几年,AMD凭借着一项又一项的技术逐渐赶上了Intel,尽管市场有一定差距,但两者技术各有所长,AMD Zen系列处理器上的3D垂直缓存技术就大大提高了其性能,在游戏方面就能提升15%以上。

最近几年,AMD凭借着一项又一项的技术逐渐赶上了Intel,尽管市场有一定差距,但两者技术各有所长,AMD Zen系列处理器上的3D垂直缓存技术就大大提高了其性能,在游戏方面就能提升15%以上。

AMD的7nm Zen3架构发布一年了,5nm Zen4架构要等到明年底才能问世,消费级的锐龙更远一些,所以这一年多的空档期中AMD还需要过渡性产品,这就是3DV-Cache缓存增强版的Zen3+。在AMD官网最新的投资者PPT中,AMD提到了在先进封装上的进步,指出2019年推出chiplets小芯片封装技术之后,2021年推出了3Dchiplets封装技术,使用了小芯片+3D堆栈的方式。

AMD所说的这个3D chiplets就是之前公布的3D V-Cahe缓存,最初是2021年6月份在锐龙5000处理器上演示的,前不久的发布会上AMD还宣布了升级版Milan-X霄龙系列处理器,每个小芯片上同样增加了额外的64MB缓存,总计达到了804MB缓存,性能提升了66%。

当然,对游戏用的锐龙5000处理器来说,缓存是从64MB增加到了192MB,此前AMD对原型芯片的测算显示,游戏性能最高提升25%(《怪物猎人世界》),最少也有4%(《英雄联盟》),平均在15%左右。

3D缓存增强版的锐龙处理器应该会定名为锐龙6000系列,预计会在2022年1月份的CES展会上发布,填补5nm Zen4发布之间的空白,明年的AMD主力就是它了。

AMD 3D垂直缓存技术

在2021年6月1日召开的 2021 台北国际电脑展(Computex 2021)上,AMD CEO 苏姿丰发布了 3D Chiplet 架构,这项技术首先将应用于实现“3D 垂直缓存”(3D Vertical Cache),将于今年年底前准备采用该技术生产一些高端产品。

苏姿丰表示,3D Chiplet 是 AMD 与台积电合作的成果,该架构将 chiplet 封装技术与芯片堆叠技术相结合,设计出了锐龙 5000 系处理器原型。

官方展示了该架构的原理,3D Chiplet 将一个 64MB 的 7nm 的 SRAM 直接堆叠在每个核心复合体之上,总而将供给“Zen 3”核心的高速 L3 缓存数量增加到 3 倍。

3D 缓存直接与“Zen 3”的 CCD 结合,通过硅通孔在堆叠的芯片之间传递信号和功率,支持每秒超过 2TB 的带宽。

D Chiplet 架构的处理器与目前的锐龙 5000 系列外观上完全相同,官方展示了一个 3D Chiplet 架构的锐龙 9 5900X 原型。

Yuzo Fukuzaki解释

高级技术研究员Yuzo Fukuzaki发表了一篇文章,阐明了AMD的这项技术在处理器缓存层次结构中的最合理位置。显然通过3D垂直缓存技术,可以扩展处理器的L3缓存,而不是作为所谓“L4缓存”使用,而16核心的Ryzen 9 5950X处理器共拥有192MB的L3缓存。

作为一颗SRAM芯片,3D垂直缓存芯片采用了7nm工艺制造,尺寸为6×6 m㎡。据推测,3D垂直缓存芯片大约有2300个硅通孔(TSV),单孔直径约17μm,让底层CCX与3D垂直缓存芯片紧密相连。Zen 3架构处理器应该在设计之初就考虑到使用3D垂直缓存芯片的可能性,这说明AMD在该技术上已开发多年。

根据此前AMD的官方介绍,3D垂直缓存技术是基于台积电的SoIC技术。作为一种无损芯片堆叠技术,意味着不使用微凸点或焊料来连接两个芯片,两个芯片被铣成一个完美的平面。底层CCX与顶层L3缓存之间是一个完美的对齐,硅通孔可以在没有任何类型的粘合材料的情况下进行匹配。

其CCX做了翻转(由面向顶部改为面向底部)处理,然后削去了顶部95%的硅,再将3D垂直缓存芯片安装在上面,让缓存和核心之间的距离缩短了1000倍,减少了发热、功耗和延迟。

Yuzo Fukuzaki表示,为了应对Memory Wall(内存墙)问题,处理器的缓存设计非常重要。更大容量的缓存在高端处理器上早已成为一种趋势,而3D垂直缓存技术有助于提供处理器的性能,同时可以解决低良品率问题,更好地控制成本。

责编:EditorDan

  • 基于封装带来的性能提升。。。
阅读全文,请先
您可能感兴趣
随着数字技术的普及,市场对高性能芯片的需求与日剧增;另一方面,半导体工艺已来到摩尔定律的临界,零缺陷制造也面临越来越大的挑战。如何提升良率、扩大产能、加快创新并降低成本?Athinia首席执行官Laura Matz分享了其观点:价值链上的相互协作和数据共享,能够有效促进零缺陷半导体制造!
最近一段时间,光刻胶在资本市场上迎来了涨停潮。这意味着光刻胶下游客户越来越关注供应链的安全性,将主动或被动的快速导入国产光刻胶,国内相关企业将迎来高端光刻胶国产替代良机。
今年IEDM上,围绕摩尔定律延续的问题,又有几个比较重要的技术发布,包括CFET——也就是3D堆叠晶体管要用背面供电,背面供电技术本身则有了新的实现方案,GaN功率晶体管则和Si CMOS驱动放到了一起...
尽管SK海力士利用TSV技术,使其HBM产品一直保持业界领先水平,但仍需解决产能偏低、成本过高的问题。为此,SK海力士持续研发主打封装技术TSV外,还在关注“扇出型晶圆级封装”,将其视为促使未来利润产生的新的增长动力和技术。
有专家认为,背后应有美国因素,基于地缘政治风险考虑,希望让日本成为具有3纳米芯片制造能力的经济体。不过,鉴于在美国亚利桑那州工厂的尴尬境地,台积电必然会深思熟虑一番。
信息技术将与人工智能技术、新型材料工程等一起携手前行,将信息技术推向全新的高度,实现人类大脑能力的延伸和放大。依靠工艺技术进步几乎无法实现更高性能的计算,特别是从现有计算芯片的主流路线推演,已难以满足Z级超算的性能、功耗和成本需求,需要研发新的计算芯片架构来应对智能化、大算力的新挑战。
根据TrendForce集邦咨询最新OLED技术及市场发展分析报告统计,在近期发表的摺叠新机中,UTG的市场渗透率已逾九成,随着摺叠手机规模持续成长,预估2023年UTG产值将达3.6亿美元;2024年可望挑战6亿美元。
随着终端及IC客户库存陆续消化至较为健康的水位,及下半年iPhone、Android阵营推出新机等有利因素,带动第三季智能手机、笔电相关零部件急单涌现,但高通胀风险仍在,短期市况依旧不明朗,故此波备货仅以急单方式进行。此外,台积电(TSMC)、三星(Samsung)3nm高价制程贡献营收亦对产值带来正面效益,带动2023年第三季前十大晶圆代工业者产值为282.9亿美元,环比增长7.9%。
治精微推出具过压保护OVP、低功耗、高精度运放ZJA3018
无线技术每天都在拯救生命,有些非常方式是人们意想不到的。在美国加利福尼亚州Scotts Valley,一名路过的慢跑者发现一处住宅冒出火焰后,按响了门铃,试图通知屋主。屋主不在家中,但无线门铃连接到了智能家居中枢,提醒屋主慢跑者试图联系。屋主立即向他提供了安全密码,让他跑进房子,从火场中救出了宠物。
作者:Jackie Gao,AMD工程师;来源:AMD开发者社区前言当FPGA开发者需要做RTL和C/C++联合仿真的时候,一些常用的方法包括使用MicroBlaze软核,或者使用QEMU仿真ZYNQ
相信每个硬件工程师应该都用过DC-DC,那么分压反馈电阻的取值有没有想过呢?实际应用中大抵都是直接抄的手册中推荐的分压电阻阻值,就算没有正好对应输出电压的分压阻值,也一般是选择接近的电阻大小。但是,总
注:各大公司财政年度的起始时间不同于自然年,因此会出现财政季度、年度等与自然年不一致的情况。软件微软(Microsoft)公布截至2023年9月30日的2024财年第一财季业绩。第一财季营收为565.
英伟达(Nvidia)CEO黄仁勋11日表示,将扩大与越南高科技业者的伙伴关系,支持在当地训练研发人工智能(AI)与数字化基础建设领域的人才。黄仁勋还透露在越南设立芯片中心的构想。根据白宫今年9月提升
近日,Wi-Fi联盟宣布Wi-Fi 7规范将于第一季度末最终确定,为企业采用标准化硬件打开大门。 “基于 IEEE 802.11be 技术的 Wi-Fi CERTIFIED 7 将于 2024 年第一
请点击上方蓝色字体“权衡财经”进行关注,建立深度阅读关系!右上角“…”设为星标⭐文:权衡财经研究员 王心怡编:许辉id: iqhcj金属钨是一种稀缺和不可替代的战略性资源,属于高熔点、高比重、高硬度的
一前言随着信息技术和半导体技术的快速发展,电子产品的类型和功能模块日益多样化,对此要求的传输速率也日益提高,在模块集成度多和传输速率提高的背景下,噪声的耦合问题不可避免的日益增多起来。二整改案例今天分
广告分割线12月11日,据台媒报道,群创(3481.TW)竹南T1厂员工向媒体爆料,群创竹南T1厂将裁员50%!据报道,群创竹南厂工程师预计将减少一半,在线作业员也预计砍一半。群创今天表示,已于第一时
曹原 发自 副驾寺智能车参考 | 公众号 AI4Auto全球第一的 Tier 1,官宣裁员了。博世刚刚证实,准备裁员1500人,以适应汽车行业不断变化的技术和需求。博世发言人表示:我们面临了比年初预期
本文来源:物联传媒“2023‘物联之星’中国物联网行业年度榜单” 评选活动正在火热进行中!为深度挖掘物联网领域的优秀企业、创新产品和优秀项目,审读年度热门领域和发展方向,推动物联网行业的普及与宣传,促