广告

提升游戏性能15%,AMD Zen 系列处理器3D垂直缓存技术详解

时间:2021-11-26 20:11:59 作者:综合报道 阅读:
最近几年,AMD凭借着一项又一项的技术逐渐赶上了Intel,尽管市场有一定差距,但两者技术各有所长,AMD Zen系列处理器上的3D垂直缓存技术就大大提高了其性能,在游戏方面就能提升15%以上。
广告

最近几年,AMD凭借着一项又一项的技术逐渐赶上了Intel,尽管市场有一定差距,但两者技术各有所长,AMD Zen系列处理器上的3D垂直缓存技术就大大提高了其性能,在游戏方面就能提升15%以上。

AMD的7nm Zen3架构发布一年了,5nm Zen4架构要等到明年底才能问世,消费级的锐龙更远一些,所以这一年多的空档期中AMD还需要过渡性产品,这就是3DV-Cache缓存增强版的Zen3+。在AMD官网最新的投资者PPT中,AMD提到了在先进封装上的进步,指出2019年推出chiplets小芯片封装技术之后,2021年推出了3Dchiplets封装技术,使用了小芯片+3D堆栈的方式。

AMD所说的这个3D chiplets就是之前公布的3D V-Cahe缓存,最初是2021年6月份在锐龙5000处理器上演示的,前不久的发布会上AMD还宣布了升级版Milan-X霄龙系列处理器,每个小芯片上同样增加了额外的64MB缓存,总计达到了804MB缓存,性能提升了66%。

当然,对游戏用的锐龙5000处理器来说,缓存是从64MB增加到了192MB,此前AMD对原型芯片的测算显示,游戏性能最高提升25%(《怪物猎人世界》),最少也有4%(《英雄联盟》),平均在15%左右。

3D缓存增强版的锐龙处理器应该会定名为锐龙6000系列,预计会在2022年1月份的CES展会上发布,填补5nm Zen4发布之间的空白,明年的AMD主力就是它了。

AMD 3D垂直缓存技术

在2021年6月1日召开的 2021 台北国际电脑展(Computex 2021)上,AMD CEO 苏姿丰发布了 3D Chiplet 架构,这项技术首先将应用于实现“3D 垂直缓存”(3D Vertical Cache),将于今年年底前准备采用该技术生产一些高端产品。

苏姿丰表示,3D Chiplet 是 AMD 与台积电合作的成果,该架构将 chiplet 封装技术与芯片堆叠技术相结合,设计出了锐龙 5000 系处理器原型。

官方展示了该架构的原理,3D Chiplet 将一个 64MB 的 7nm 的 SRAM 直接堆叠在每个核心复合体之上,总而将供给“Zen 3”核心的高速 L3 缓存数量增加到 3 倍。

3D 缓存直接与“Zen 3”的 CCD 结合,通过硅通孔在堆叠的芯片之间传递信号和功率,支持每秒超过 2TB 的带宽。

D Chiplet 架构的处理器与目前的锐龙 5000 系列外观上完全相同,官方展示了一个 3D Chiplet 架构的锐龙 9 5900X 原型。

Yuzo Fukuzaki解释

高级技术研究员Yuzo Fukuzaki发表了一篇文章,阐明了AMD的这项技术在处理器缓存层次结构中的最合理位置。显然通过3D垂直缓存技术,可以扩展处理器的L3缓存,而不是作为所谓“L4缓存”使用,而16核心的Ryzen 9 5950X处理器共拥有192MB的L3缓存。

作为一颗SRAM芯片,3D垂直缓存芯片采用了7nm工艺制造,尺寸为6×6 m㎡。据推测,3D垂直缓存芯片大约有2300个硅通孔(TSV),单孔直径约17μm,让底层CCX与3D垂直缓存芯片紧密相连。Zen 3架构处理器应该在设计之初就考虑到使用3D垂直缓存芯片的可能性,这说明AMD在该技术上已开发多年。

根据此前AMD的官方介绍,3D垂直缓存技术是基于台积电的SoIC技术。作为一种无损芯片堆叠技术,意味着不使用微凸点或焊料来连接两个芯片,两个芯片被铣成一个完美的平面。底层CCX与顶层L3缓存之间是一个完美的对齐,硅通孔可以在没有任何类型的粘合材料的情况下进行匹配。

其CCX做了翻转(由面向顶部改为面向底部)处理,然后削去了顶部95%的硅,再将3D垂直缓存芯片安装在上面,让缓存和核心之间的距离缩短了1000倍,减少了发热、功耗和延迟。

Yuzo Fukuzaki表示,为了应对Memory Wall(内存墙)问题,处理器的缓存设计非常重要。更大容量的缓存在高端处理器上早已成为一种趋势,而3D垂直缓存技术有助于提供处理器的性能,同时可以解决低良品率问题,更好地控制成本。

责编:EditorDan

  • 基于封装带来的性能提升。。。
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 51亿元,赛微电子投建12吋MEMS制造线项目 赛微电子与合肥高新技术产业开发区管理委员会签署了《合作框架协议》,赛微电子将与合肥高新区合作投资建设12英寸MEMS制造线项目,总投资51亿元人民币,拟建设一座设计产能为2万片/月的12英寸MEMS产线,预计满产后可实现年收入约30亿元。
  • 华大半导体领投,积塔半导体完成80亿元战略融资 11月30日,华大半导体旗下积塔半导体宣布完成80亿元人民币战略融资,本轮融资由华大半导体领投。本轮融资将助力积塔半导体发挥自身车规级芯片制造优势,加大车规级电源管理芯片、IGBT和碳化硅功率器件等方面制造工艺的研发力度,加快提升汽车电子制造产能。
  • 加速特征相关(FD)干法刻蚀的工艺发展 SEMulator3D中可视刻蚀特征提供了一种模拟与现实刻蚀腔室接近的刻蚀速率的方法。
  • 半导体存储器的发展历程与当前挑战 如今,DRAM技术的发展面临很多和CPU相同的挑战,包括多重图形化、邻近效应和存储节点泄漏等。DRAM的开发需要精确的建模才能预测前述问题的影响并做相应的优化来避免良率受损。
  • 阱、抽头和保护环在模拟布局中的重要性 对大多数设计人员来说,MOSFET布局的几何形状都由PCell/PyCell创建,但阱、抽头和保护环的位置和几何形状设计则需要设计人员的专业知识。大多数情况下,DRC和LVS检查会告诉设计人员他们错在哪里,但这些工具无法衡量最终布局的质量。因此,作为一个专业的布局设计人员,应该了解这些结构的作用,为什么需要它们以及它们对电路的影响。
  • FPGA 的经济性 从头开始设计芯片,从成本、专业知识和时间角度来看,需要几乎无法估量的投资;最终,IC/芯片设计只能交由在此领域具有持续积累的公司。有时,一群怀才不遇的工程师会从一家大公司出来,创建一家初创公司并制造 IP。然而,进入的门槛通常如此之高,以至于新想法甫一出世,就立马夭折了。
  • 新款iPad Pro 2021成最受欢迎的 由于采用性能相对强大的M1处理器和mini-LED屏幕以及更多的创新,新款iPad Pro 2021已经成为消费者心目中最受欢迎。然而,iPad 2却已经在全球范围内被列入“复古和过时”的名单中。
  • 三星折叠屏手机Galaxy Z Fold 3 目前来看,折叠屏新机作为一种新的生产力工具,逐渐成为高端/平板的一种趋势,有报料称三星的Galaxy Z Fold 3发布时间或为7月,并且会引入新手势操控。

  • Qorvo® 推出首款单个模块即可支 Qorvo今日推出首款覆盖5.1GHz至7.1GHz频段的宽带前端模块 (FEM),不仅能最大限度地提高容量,而且还能简化设计,缩短产品上市时间,并将前端电路板空间减少50%,适用于Wi-Fi 6E企业级架构。
  • 5G 基础设施的驱动 根据全球移动通信系统协会 GSMA 提供的数据,5G 目前正在顺利推广中,预计将在 2025 年覆盖全球三分之一的人口。另外根据全球领先综合数据库Statista 的调查,主要手机制造商皆已推出 5G 手机,这将使那些希望以理论上高达 50Gb/s 的最大速度传输数据流和视频的人感到满意,预计到 2023 年全球 5G 订阅量将达到 13 亿 。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了