向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

利用片上高速网络(2D NoC)创新地实现FPGA内部超高带宽逻辑互连

时间:2020-02-29 作者:黄仑 阅读:
这是一个运用NoC来优化加解密设计的例子。本文主要想通过这样一个例子给广大FPGA设计者展示如何利用NoC来进行FPGA内部逻辑的互连,从而给广大FPGA设计者提供另一种考虑问题的思路。在传统的FPGA设计中出现了性能无法提升,布局布线拥塞的时候,是否可以考虑利用Achronix新一代的Speedster7t FPGA来简化和加速用户的设计。

Achronix 最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样,为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽(~27Tbps)。xOzEETC-电子工程专辑

图1  Speedster 7t FPGA结构图xOzEETC-电子工程专辑

NoC使用一系列高速的行和列网络通路在整个FPGA内部分发数据,从而在整个FPGA结构中以水平和垂直方式分发数据流量。NoC中的每一行或每一列都有两个256位的、单向的、行业标准的AXI通道,可以在每个方向上以512Gbps(256bit x 2GHz)的传输速率运行。xOzEETC-电子工程专辑

NoC为FPGA设计提供了几项重要优势,包括:xOzEETC-电子工程专辑

1.提高设计的性能。xOzEETC-电子工程专辑

2.减少逻辑资源闲置,在高资源占用设计中降低布局布线拥塞的风险。xOzEETC-电子工程专辑

3.减小功耗。xOzEETC-电子工程专辑

4.简化逻辑设计,由NoC去替代传统的逻辑去做高速接口和总线管理。xOzEETC-电子工程专辑

5.实现真正的模块化设计。xOzEETC-电子工程专辑

本文用一个具体的FPGA设计例子来展现NoC在FPGA内部逻辑互连中发挥的重要作用。本设计主要是实现三重数据加密解密算法(3DES)。该算法是DES加密算法的一种模式,它是对于每个数据块应用三次DES加密算法,通过增加DES的密钥长度增加安全性。xOzEETC-电子工程专辑

在该FPGA设计中,我们将输入输出管脚放在的FPGA上下左右四个方向上。上面管脚进来的数据经过逻辑1进行解密然后通过蓝色的走线送到逻辑2加密以后从下面的管脚送出。左边管脚进来的数据经过逻辑3进行解密然后通过红色的走线送到逻辑4加密以后从右边的管脚送出。如图2 所示。xOzEETC-电子工程专辑

图2  3DES设计(没有用NoC)后端布局布线图xOzEETC-电子工程专辑

本设计遇到的问题如下:xOzEETC-电子工程专辑

加密和解密模块中间的连线延时太长,如果不增加流水寄存器(pipeline),设计性能会收到很大限制。但是由于连接总线位宽是256位,增加几级流水寄存器又会占用很多额外的寄存器资源。xOzEETC-电子工程专辑

上下模块之间的连接总线和左右模块之间的连接总线出现了交叉,如果设计再复杂一点有可能会遇到布局布线局部拥塞,会大大增加工具布局布线时间。xOzEETC-电子工程专辑

上面两个问题也是广大FPGA设计者在复杂FPGA设计中或多或少会遇到的问题,导致的原因有可能是设计比较复杂,也有可能是硬件平台的限制,或者设计必须连接不同位置的外围Hard IP导致。xOzEETC-电子工程专辑

NoC的出现让我们上面遇到的问题迎刃而解。NoC为FPGA逻辑内部互连提供了双向288bit的原始数据模式(Raw data mode)。 用户可以通过这288bit的信号进行逻辑直连或者自定义协议互连。xOzEETC-电子工程专辑

图3  利用2D NoC进行内部逻辑互连xOzEETC-电子工程专辑

在NoC的每个交叉点上都有两个网络接入点(NAP),用户只要简单地通过例化NAP的原语或者宏定义就可以将自己的逻辑接入到NoC并进行互连。xOzEETC-电子工程专辑

图4  网络接入点NAPxOzEETC-电子工程专辑

        xOzEETC-电子工程专辑

图5  例化NAP宏定义示例xOzEETC-电子工程专辑

这样通过在3DES加密和解密模块上分别例化NAP,就可以实现3DES加密和解密模块之间的NoC互连。xOzEETC-电子工程专辑

图6  3DES设计(利用NoC)后端布局布线图xOzEETC-电子工程专辑

这样在简化用户设计的同时,设计性能有了很大的提高,从之前的260MHz提高到了750MHz。 图6中可以看到之前逻辑之间大量的连接总线已经看不到,总线的连接都由NoC接管,在后端布局布线图中只能看到绿色时钟走线和白色模块内部的逻辑走线。xOzEETC-电子工程专辑

作者:Achronix资深现场应用工程师  黄仑xOzEETC-电子工程专辑

责编:Amy GuanxOzEETC-电子工程专辑

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • 清华实现完整硬件CNN,忆阻器阵列效能高过GPU两个数量级 该成果所研发的基于多个忆阻器阵列的存算一体系统,在处理卷积神经网络(CNN)时的能效比图形处理器芯片(GPU)高两个数量级,大幅提升了计算设备的算力,成功实现了以更小的功耗和更低的硬件成本完成复杂的计算。
  • 深交所质疑康佳:没有芯片业积累,第1年能卖1亿颗? 2月初《电子工程专辑》曾报道,康佳披露其控股子公司首款存储主控芯片已实现量产,并要争取在2020年实现销售1亿颗的目标。在这之后,深康佳A股价连续涨停。2月23日晚间,近15个交易日9次涨停,累计上涨122.6%的深康佳A收到深交所《关注函》,要求解释“如此短时间研发出的芯片要1年卖1亿颗,是否属于夸大、误导市场行为”……
  • 中芯国际宣布采购美国泛林半导体设备,扩大14nm量产 国内最大的晶圆代工厂中芯国际18日宣布,公司在2019年3月12日至2020年2月17日的12个月期间就机器及设备向泛林团体发出一系列购买单,花费斥资6.01亿美元(约合42亿元人民币)。
  • OPPO首次内部公开芯片自研计划 2月16日晚间,OPPO CEO特别助理发布内部文章《对打造核心技术的一些思考》,文中提出三大计划,涉及软件开发、云,以及首次向全体员工公开的关于自研芯片的“马里亚纳计划”。此前,OPPO一直采用的是联发科和高通的处理器,不过日前微博上的行业人士爆料称:OPPO跟MTK大砍5G芯片订单……
  • 当前国内集成电路半导体行业现状及应对策略 集成电路产业链庞大而复杂,主要分为集成电路设计、集成电路制造以及集成电路封装测试等三个主要环节,同时每个环节配套以不同的制造设备和生产原材料等辅助环节。我们下文将从制造设备及原材料、集成电路设计、集成电路制造和封装测试等四个环节出发,分析每个环节国内相关环节的现状、面临的问题,并提出对策建议。
  • 芯片信任根走向开源 随着设备联网的普及,更大的攻击面使得系统更容易被黑客入侵,安全性也变得越来越重要。硬件信任根(RoT)是最基本的安全级别。一个新成立的行业组织OpenTitan,旨在使安全性更易访问和透明化。
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告