广告

传统的设计方法和工具达到极限,EDA将如何应对SoC设计挑战?

时间:2021-05-06 作者:Chouki Akouf 阅读:
随着系统复杂性的不断提高,SoC设计团队承受着越来越大的压力,他们要以前所未有的更低成本和更短时间交付更高效的产品,而传统的设计方法和工具已达到极限。电子设计自动化(EDA)必须不断突破才能应对不断发展的SoC设计挑战。
广告
EETC https://www.eet-china.com

片上系统(SoC)无处不在,尤其是在服务于新兴细分市场的电子产品中,例如5G、自动驾驶汽车和人工智能。这些复杂的业务需要实时处理每秒数十亿次的操作。随着系统复杂性的不断提高,SoC设计团队承受着越来越大的压力,他们要以前所未有的更低成本和更短时间交付更高效的产品,而传统的设计方法和工具已达到极限。电子设计自动化(EDA)必须不断突破才能应对不断发展的SoC设计挑战。

SoC设计从集成步骤开始,期间必须完成所选知识产权(IP)模块的互联。SoC设计目前所面临的挑战是要在紧迫的期限内实现最佳功耗、性能和面积(PPA)组合,同时,控制工程成本。在传统的EDA设计流程中,每项任务(功耗、架构、测试等)都由一支超专业的工程师团队执行。要完成设计,不同团队之间必须进行紧密沟通和持续的信息交换。而每一次新迭代都会重新启动信息交换过程。因此,迭代次数越多,对项目最终成本和完成时间的影响就越大。

传统SoC集成流程之所以不可避免地产生多次迭代,是因为寄存器传输级(RTL)设计需要不断微调和逐步优化,直到RTL2GDS合成流程实现最佳PPA结果为止。另外,前代项目软IP核的设计复用率需要提高到较高的水平,才能将设计价值最大化,并使IP核和SoC成为现成的商品。因此,设计方法必须做出创新变革,彻底颠覆传统EDA范例和工具,才能完成当今SoC项目要求的更多任务,而又不会占用过多的工程资源。值得注意的是,大多数EDA创新预计都将在架构级别、在SoC集成期间以及RTL2GDS实施之前进行。

以下所述的创新方法将有助于应对SoC目前面临的挑战。

图1: 设计信息的综合处理(来源: DeFacto Technologies)

更早开始SoC构建过程

加速SoC构建过程需要EDA设计工具在处理设计信息时实现更高程度的自动化。本文介绍的解决方案包含了一个可容纳多种设计领域和格式的统一数据库。在SoC构建过程中,必须尽早考虑所有设计信息,包括RTL、时序限制、功耗、物理实现和测试。

在实际操作中,这种方法应允许非领域专家做出重要的设计决策。例如,CAD工程师或RTL设计人员将能够拥有构建从设计装配到合成第一个SoC配置的能力。

最大化设计复用

为复杂的SoC构建可配置的IP子系统时,会消耗大量资源。因此,要降低SoC设计的总体成本,需要远高于传统的IP复用率;而实现这一点,则需要新型的设计复用方法和工具。在SoC集成过程中,EDA工具必须提供具有基本和高级设计提取功能的通用API。

让我们以低功耗应用的SoC集成需求为例进行说明。电源架构或意图可以通过统一电源格式(UPF)数据库捕获。在进行组装或提升SoC级功率信息之前(图2a),不同模块的功耗信息被提取出来。传统上,功耗提取是一个繁琐的手动过程。但现在,UPF降级(图2b)正逐渐成为一个要求完全自动化的过程。

图2: SoC集成过程中的功耗设计复用。顶层功耗集成(a)来自于功耗设计提取(b)(来源: DeFacto Technologies)

促进设计空间的探索

传统SoC集成方法的另一个缺点是自动化不足,不能探索设计空间并确定最佳PPA设计配置。手动运行多个假设场景会耗费过多工程资源,从而使设计团队无法获得最优解决方案。

配备了物理设计信息之后,EDA工具应通过在RTL创建不同的设计配置,以实现具有物理意识的SoC组装。这允许RTL检测和纠正以往设计人员只有在合成后才可能发现的问题,如连接性问题,其可能会令布局布线(P&R)变成一场噩梦。

EDA工具更加智能化

AI及其衍生(尤其是机器学习,ML)应用正在不断扩展。在解决SoC设计难题时,EDA社群不应忽视ML算法可能带来的优势。从系统级到物理实现设计,每个EDA工具通常都基于复杂的算法构建,而与设计任务(模拟、形式验证、综合、DFT、P&R等)无关。现在关键就在于如何使此类算法与AI / ML兼容,并使其在运行大量设计项目时从大量可用的收集数据中获益。

让我们以一个简单的SoC顶层模块集成为例。AI / ML的典型输出应是能够实现优秀PPA的SoC配置最佳选择,例如更小的面积或CPU time的大幅降低。但没有真实的生产数据,体现不出AI / ML的价值。因此,EDA工具提供商与最终用户之间的紧密协作才是成功的关键因素。

总而言之,相比其他行业(例如机器人技术和医疗保健)采用AI / ML的步伐,EDA工具提供商的AI / ML计划显得尤为保守,但AI / ML对于EDA的重要性业界实不容忽视。

(参考原文:To Conquer SoC Design Challenges, Change EDA Methods and Tools)

责编:Amy Guan

本文为《电子工程专辑》2021年5月刊杂志文章,版权所有,禁止转载。点击申请免费杂志订阅 

EETC https://www.eet-china.com
本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 芯华章发布多款新产品,打造全面数字验证解决方案 2021年11月24日,EDA(集成电路设计工具)智能软件和系统领先企业芯华章正式发布四款拥有自主知识产权的数字验证EDA产品,以及统一底层框架的智V验证平台,在实现多工具协同、降低EDA使用门槛的同时,提高芯片整体验证效率,是中国自主研发集成电路产业生态的重要里程碑。
  • 芯和半导体成为三星SAFE EDA合作伙伴 在本月刚结束的三星半导体先进制造生态系统SAFE(Samsung Advanced Foundry Ecosystem)2021论坛上,全球第二大晶圆厂——三星全面介绍了其在技术研发和生态系统的最新进展,并正式宣布芯和半导体成为其SAFE-EDA生态系统合作伙伴。
  • 华芯投资原副总裁高松涛疑卷入上市芯片公司内幕交易,正 华芯投资成立于2014年8月,这家投资管理机构对外投资了两家基金,一是国家集成电路产业投资基金股份有限公司,国家集成电路产业投资基金二期股份有限公司。其在“大基金”一期和二期中的持股比例并不高,但却是大基金的唯一管理人,负责基金的投资运作。
  • 联发科4nm旗舰5G SoC天玑9000技术详解,拿下十项“全球 11月19日凌晨,联发科在其2021年度高管峰会上正式公布了自家新一代旗舰处理器天玑9000(Dimensity 9000,代号MT6983)的细节参数。据悉,天玑9000是世界首款采用台积电4nm工艺制造的5G SoC,具备更低的功耗和更出色的性能,在计算、多媒体和通信等方面拿下多项世界第一指标……
  • 北交所的“芯”未来(EDA) 当前,半导体行业成为科技行业的新风口,且受到国家的高度关注,北交所的快速成立与火速开市就体现了国家政策对半导体行业在金融方面的支持。长期以来,回报周期长,利润率低,技术难度大的半导体细分产业链中的中小企业的融资非常困难……
  • 首届EE Awards-亚洲金选奖得主揭晓! 首届“EE Awards Asia-亚洲金选奖”颁奖典礼隆重举行,揭晓所有的得奖者;现场共有200多家半导体/电子产业领域的顶尖厂商代表与专业菁英人士与会,共同表彰领域内的优秀企业、产品以及对产业贡献卓著的人物,为台湾及亚洲地区“EE人”们的创新及努力喝采!
  • 新款iPad Pro 2021成最受欢迎的 由于采用性能相对强大的M1处理器和mini-LED屏幕以及更多的创新,新款iPad Pro 2021已经成为消费者心目中最受欢迎。然而,iPad 2却已经在全球范围内被列入“复古和过时”的名单中。
  • 三星折叠屏手机Galaxy Z Fold 3 目前来看,折叠屏新机作为一种新的生产力工具,逐渐成为高端/平板的一种趋势,有报料称三星的Galaxy Z Fold 3发布时间或为7月,并且会引入新手势操控。

  • 重磅新品| 纳芯微推出车规LIN收发 纳芯微(NOVOSNS)推出了全新通用车规LIN收发器芯片---NCA1021,可广泛适用于汽车电子子系统的总线接口设计,如电动门锁,电动窗,电动座椅,电动后视镜,玻璃刮水器,座椅加热器等模块,具有线间干扰小,线束少,传输距离长,成本低等优点。
  • 猎豹移动2021年Q3财报:AI和其他收入 本季度猎豹移动持续提升运营效率,Non-GAAP营业总成本及费用同比下降47.4%。其中互联网业务环比扭亏为盈,实现Non-GAAP营业利润180万元。截止到2021年9月30日,公司持有的现金及现金等价物、受限资金及短期投资18.53亿元,长期投资24.23亿元。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了