广告

如何使用Die to Die PHY IP 助力SiP封装中“已知合格芯片(KGD)”的品质

研讨会介绍

由于可扩展性、灵活性和总系统成本等优势,用于将复杂SoC分为多个裸片的用例在增长。由于将多个裸片集成到单个封装中,因此在封装完成后仅检测不合格裸片的做法代价高昂。对于SiP,能识别和(在封装中)只封装确知良品裸片(KGD)是至关重要的。
为实现此目标,高性能计算(HPC)SoC设计人员必须利用基于SerDes的USR/XSR或基于并行HBI的裸片到裸片(D2D)PHY IP方案,该方案可提供扩展了裸片和链路层测试覆盖范围的可测试性功能。

参加此网络研讨会可了解:
1、裸片到裸片PHY IP的可测试性功能如何使测试覆盖范围用于识别KGD
2、通过裸片到裸片PHY IP扩展所有裸片的测试范围

演讲嘉宾
Synopsys_zuo.jpg
左庆华
接口IP资深应用工程师
左庆华是新思科技接口IP资深应用工程师,他在半导体行业有12年的从业经验。在新思科技之前,他在扬智电子科技,Quantenna Communications从事多年设计,验证,架构相关工作。 目前负责客户的接口IP售前咨询,设计集成等工作。
幸运礼物
Gift_forCN.png

凡参与研讨会并完整填写调查问卷的用户均有机会获得由Synopsys公司提供的
Elevation Lab GoStand 可调式支架

(奖品以实物为准,最终解释权归Synopsys所有。为确保您能收到获奖信息,请您及时更新个人信息!

获奖名单

胡正文
以上用户将获得由新思公司提供的Elevation Lab GoStand 可调式支架。

公司介绍

新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)是众多创新型公司的Silicon to Software™(“芯片到软件”)合作伙伴,这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为一家被纳入标普500强( S&P 500 )的公司,新思科技长期以来一直处于全球电子设计自动化(EDA)和半导体IP产业的领先地位,并提供业界最广泛的应用程序安全测试工具和服务组合。无论您是创建先进半导体的片上系统(SoC)的设计人员,还是编写需要更高安全性和质量的应用程序的软件开发人员,新思科技都能够提供您的创新产品所需要的解决方案。

要获知更多信息,请访问https://www.synopsys.com/

相关技术研讨会

数据驱动型制造在电子行业的应用

举行日期:2021年04月16日 举行时间:14:00-14:30

安森美半导体图像传感器,助力汽车、机器视觉和人工智能领域发展

举行日期:2021年06月03日 举行时间:10:00-11:30

采用RSL10智能拍摄相机实现事件触发成像

举行日期:2021年05月25日 举行时间:10:00-11:30
广告
热门新闻
广告
广告
广告
广告