上述幻灯片展示了四tile设计与 x86 计算核心和 Xe GPU 核心的各种组合,以及四个可能容纳内存和网络芯片的较小块。
自然地,这种设计将允许英特尔利用其 IDM 2.0 模型,从而为某些功能生产一些自己的块,同时还与第三方晶圆厂和 IP 供应商签订合同,以混合和匹配的方式提供一些块,可以回避任何其自身的埃级工艺节点技术或其供应商的潜在制造问题。此外,在这里利用小芯片的UCIe 生态系统可能被证明是一个基石,使英特尔能够访问业界必须提供的最佳内存和网络添加剂。
英特尔将利用下一代先进封装在将融合成一个有凝聚力的单元的块之间提供“极端”带宽。然而,目前尚不清楚这些芯片是否会在下面有一个(活动的?)中介层,就像我们在 3D 堆叠的 Foveros 芯片中看到的那样,或者英特尔将使用哪种风格的互连技术来连接这些tile。英特尔在封装技术上投入巨资,并希望能在这里获得回报。