晶体管架构世代交替——由FinFET到GAAFET

晶体管自1947年在贝尔实验室诞生以来，标志着人类电子工程技术的新时代。晶体管进入量产阶段后，随着技术的不断进步，其密度以每两年的速度倍增，不断提升芯片的性能与功能，这也就是著名的「摩尔定律」。

晶体管的基本组成部分包括基板、栅极、源极与汲极，其中，栅极位于源极与汲极之间，且与基板之间隔着一层绝缘层，电流通过通道自汲极流向源极，而电流是否导通则取决于施加在栅极上的电压，这一设计让晶体管能够有效地开关电流，成为现代电子产品的核心组件。

随着先进工艺的不断微缩，为了增强栅极对通道的控制能力并降低漏电，晶体管的架构从传统的2D结构演进至3D的FinFET架构，FinFET架构的引入，显著增强了栅极对通道的控制并减轻短通道效应，提供更佳的功耗和效能优势。到了2023年，晶体管架构进一步演变为GAAFET，在GAAFET架构中，栅极以四个方向完整包覆通道，提供了更佳的控制能力，使其在面对更严峻的工艺挑战时晶体管仍然能稳定地提升其性能。

尽管GAAFET架构看似复杂，但有研究文章指出，GAAFET架构在工艺上仍有很大一部分沿用原有的FinFET架构的工艺，降低了晶圆代工厂在GAAFET架构的工艺研发上所面对的技术挑战。

为了更直观地了解这两种架构的差异，本文将利用高倍率的电子显微镜影像进行深入的探讨与分析，希望透过这些高分辨率的影像，清晰地观察到这两种架构在结构微观层面上的特征，让读者能对晶体管的架构及其技术上的变革，能有更深刻的认识与理解。

在接下来的文章中，我们将展示这两种晶体管架构的电子显微镜影像，以及对其结构的详细解读，带领读者深入了解晶体管技术的演变及未来的发展方向。我们这次比较的产品是Samsung S22与Samsung Galaxy Watch 7，Samsung S22的应用处理器为Exynos 2200，使用的是Samsung 4nm FinFET工艺节点，Samsung Galaxy Watch 7的应用处理器为Exynos W1000，使用的是Samsung 3nm MBCFET工艺节点，其中MBC为Multi bridge channel的缩写，就是栅极环绕整个通道的架构，也就是GAA架构。

由Samsung官网中所提供FinFET与MBCFET的动画图(图1)，可以清楚的了解到这两种晶体管架构的差异最主要是在栅极的结构，FinFET架构中的栅极是将通道三方包围，而MBCFET的通道四面则是完全被栅极所包围。

图1：FinFET与GAAFET晶体管架构动画图。(来源：https://semiconductor.samsung.com/news-events/tech-blog/3nm-gaa-mbcfet-unrivaled-sram-design-flexibility/")

图2a&b分别是4nm FinFET与3nm MBCFET的平面扫描穿透式显微镜的影像，分析的位置都在其应用处理器的6T-SRAM区域，由图中我们可以清楚看到Fin(以红色、绿色、黄色箭号标示)是沿着纵轴(Y)的方向排列，Fin的宽度则有明显的差异，FinFET (图2a)中的Fin的宽度最窄，N-Fin与P-Fin的宽度并没有发现有明显的差异，以红色F1标示，而MBCFET (图2b)中的Fin则明显宽很多，且宽度可以分成两种，分别以绿色F2与黄色F3标示，这刚好与通过的晶体管型态有直接关系，最宽的Fin(F2)通过的是NMOS，而次宽的Fin(F3)通过的是PMOS。

我们将6T-SRAM的单元用红色虚线方框标示发现，4nm FinFET与3nm MBCFET架构在其单元内分别包含6根与4根Fin，而在横轴方向都是包含两个多晶硅栅极(Poly gate)，为了解工艺的微缩程度，一般读者都会有兴趣比较前后代工艺在关键尺寸(CD)的差异，例如多晶硅栅极间距(Poly pitch)、鳍片间距(Fin pitch)…等，但因为我们分析这两个6T-SRAM的区域并非在同一功能区块，在此只能就工艺的细节做讨论，无法比较相关的关键尺寸。

新一代晶体管在架构上有了革命性的改良，为了使其有更好的效能，通常在工艺上也可能会导入新材料，我们利用EDS Mapping来分析这两种晶体管架构的元素分布，由图2c&d的结果我们可以清楚了解在EDS分析的分辨率下，4nm FinFET与3nm MBCFET在元素分布上并没有明显的差异，如果需要确认两者之间的微小差异，我们就必须借重分辨率更高的分析工具。

图2：(a) Samsung 4nm FinFET扫描穿透式电子显微镜影像，Fin以红色箭号标示(F1);(b) Samsung 3nm MBCFET扫描穿透式电子显微镜影像，Fin以绿色(NMOS)与黄色(PMOS)箭号标示(F2&F3)。6T-SRAM单元以红色虚线方框标示，(c)&(d) 分别为(a)&(b)的EDS Mapping。

平面搭配截面穿透式显微镜的分析才能完全呈现3D晶体管的形貌，图3是4nm FinFET与3nm MBCFET的截面穿透式显微镜沿着Gate方向分析的影像，这个方向刚好可以让我们清楚观察Fin的形貌与信道的截面，信道的截面以绿色虚线方框标示，在FinFET的架构下，通道的截面是细长柱状的结构，但宽度并不完全均匀，上面较宽，靠近栅极下方边缘转折处较窄，而MBCFET在每个Fin上方都有3个信道，信道截面为四角呈现圆弧的长方形形状，称为纳米薄片(Nanosheet)。

根据我们先前的分析，N-信道较P-信道宽，宽度分别约为16nm与11nm，高度都约为5nm，由图3a&b的截面观察方向我们也可以清楚观察到这两种架构在Fin与通道在宽度上的差异，这与图2在平面方向的观察是一致的，另外，我们也将Gate方向的截面利用EDS Mapping来分析这两种架构组成元素的分布情形，其结果呈现在图3c&d。

站在晶圆代工厂的立场，研发新的晶体管架构工艺显然比沿用已经成熟稳定的工艺，就资本支出上一定高出许多，且存在许多风险，因此都会倾向以不变应万变，继续沿用原来架构的工艺，直到碰触到再也无法提升效能或衍生致命性问题的情形。

图3：(a)&(b) Samsung 4nm FinFET与Samsung 3nm MBCFET沿着栅极方向的穿透式电子显微镜影像，其中一信道截面以绿色斜线方框标示。(c)&(d)分别为a&b的EDS Mapping。

FinFET晶体管架构在2012年正式量产后，工艺节点由22nm推进到3nm，历经12个年头已接近尾声，全球主要先进晶圆代工厂一致认为3nm以下会改由GAAFET架构接棒，其改弦易辙的原因主要是来自于FinFET天生架构的限制，考虑晶体管的特性/效能有三大因素，分别是栅极的控制力、电容、以及乘载电流。

随着工艺的微缩，要有好的栅极控制力就必缩小Fin的宽度，要减少电容就必须缩减鳍片间距，要增加乘载电流就必须提高Fin的高度，然而由4nm FinFET的影像来看(图2a)，要进一步缩减/提高Fin的宽度/高度在蚀刻(Etching)与切割(Cutting)上面临了极大的困难与技术挑战，且当提高Fin高度的同时，却会衍生出寄生电容问题。

另一方面，Fin的数量都会是整数，在不提高Fin的高度下，为了增加乘载电流以提升效能就必须在标准单元内再增加一或两个Fin，而增加的Fin就一定会占有面积，如此做法则会导致标准单元不但没有微缩反而还增大，背道而驰，综合上述说明可以清楚了解FinFET架构在走到3nm工艺节点后，为了让工艺持续微缩、晶体管的效能持续提升，就必须以新的架构取代FinFET，考虑到现有FinFET工艺的兼容性，很自然地，GAAFET架构便油然而生。

图4：(a) Samsung 4nm FinFET在通道附近的局部放大图，红色双箭号分别标示fin的通道宽度，(b)&(c) Samsung 3nm MBCFET在N&P通道附近的局部放大图，分析方向：沿着栅极方向。

Samsung 3nm MBCFET架构就是改良了上述FinFET架构所面临的问题，我们用较高分辨率的影像来比较两种架构的形貌，FinFET (图4a)的通道宽度有宽有窄，形状较不规则，且栅极只有在三个方向包覆着通道，相反地，MBCFET (图4b&c)架构的通道则是完全被栅极所包围，因此有较佳的栅极控制能力，利用两个垂直方向的截面电子显微镜分析，我们可以获得MBCFET信道的3D结构。图4b&c与图5分别是沿着Gate与NMOS分析方向的影像，可以清楚观察到通道截面与侧面被栅极包覆的状况是相当完整的，通道在截面方向(图4a&b)的宽度也算均匀。

图5：大图显示Samsung 3nm MBCFET沿着NMOS方向的穿透式电子显微镜影像；小图则是上、中、下通道局部放大图。

另外，MBCFET的纳米薄片还有另一项优势，那就是其宽度可以在不增加标准单元的情形下，比FinFET更有弹性的调整空间，这由图4a&b中MBCFET架构的通道宽度因为NMOS与PMOS的电性匹配而有两种宽度得到印证，更重要的是，根据Samsung所发表的文章，MBCFET架构沿用90 %或甚至更多原本FinFET架构的工艺，因此工艺由FinFET转变成MBCFET架构才得以顺利完成。

个人行动装置可以说是推动晶体管架构由平面转为3D的主要驱动力，而由3D架构进入到埃米世代(A世代)将会是由有着海量需求的人工智能(AI)所推动。根据先进工艺研究机构imec的技术蓝图，GAAFET前后将会有两个主要的架构，先是纳米薄片，接着是叉薄片(Forksheet)，预计在2032年会开始导入互补式晶体管(CFET)架构，结合新颖的二维材料与创新的工艺技术，CFET的标准单元将由GAAFET架构的5-6进一步缩小至4或甚至更小。可以说，从今年往后看至少10年，逻辑晶体管的发展是相当精彩可期，且让我们拭目以待。